「Self Alignment」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A trench is formed on a mounting part of a component of a substrate, and the component is subject to self alignment to the substrate by using surface tension and mounted on the substrate.例文帳に追加

また、部品の下面に接続する導電層と基板の表面の導電層との間を接続するためのコンタクトホール形成プロセスが必要となり、実装後での接続の信頼性低下があった。 - 特許庁

To provide a disposition method and apparatus for an article wherein there is provided as a self-alignment process the whole process in which electronic parts placed on a substrate are guided to a recess provided at a desired position in of substrate and are fallen therein.例文帳に追加

基板上に載置された電子部品を基板上の所望の位置に設けられた凹部に導き、落とし込む工程すべてを自己整列プロセスとする物品の配置方法とその装置を提供する。 - 特許庁

To provide the structure of an embedded waveguide element manufactured by self-alignment by use of a metal material or a metallic compound material which is superior for machining and heat resistant for an electrode material, and to provide a method for manufacturing it.例文帳に追加

高速変調に有利な低容量光導波路素子を作製するには、電極形成プロセスを先行させるセルフアライメント技術を用いてメサ構造を作製することが望ましい。 - 特許庁

The tunnel dielectric layer 210, the charge capture layer 230, the first length setting layer 310, and the second length setting layer 330, which have been formed, are processed by patterning in order so that the self-alignment may be executed mutually.例文帳に追加

形成されたトンネル誘電層２１０、電荷捕獲層２３０、第１長さ設定層３１０及び第２長さ設定層３３０を相互間に自己整列されるように順にパターニングする。 - 特許庁

It is developed and unexposed parts 32-2, 33-2 are removed and then first and second barrier walls 34, 35 are formed collectively by self-alignment thus forming the inner wall face of an ink pressurizing chamber 36 having no level difference.例文帳に追加

これを現像して非露光部32−2及び33−2を除去し、第1の隔壁34及び第2の隔壁35をセルフアライメントにより一括形成して、段差の無いインク加圧室36の内壁面を形成する。 - 特許庁

To provide a method for fabricating a semiconductor device in which the fabrication process is simplified by fabricating a full depletion device and a partial depletion device separately on an SOI substrate by self alignment.例文帳に追加

同一ＳＯＩ基板上で完全空乏型デバイスと部分空乏型デバイスを自己整合的に作り分けることにより製造工程を簡略化した半導体装置の製造方法を提供する。 - 特許庁

To improve the breakdown voltage of a diode and contract the area of an input protective circuit unit while securing a low-concentration n-type semiconductor region and a low-concentration p-type semiconductor region through self alignment.例文帳に追加

セルフアライメントにて低濃度Ｎ型半導体領域および低濃度Ｐ型半導体領域を確保しつつ、ダイオードの耐圧を向上させると共に、入力保護回路部の面積を縮小する。 - 特許庁

A volume between the contiguous interconnect lines 55, 55 is reclaimed so as to touch a surface of the insulating film spacer 56, and a plurality of self alignment contact pads 62 consist of a second conductive layer are formed.例文帳に追加

前記絶縁膜スペーサ５６の表面に接するように、隣接する配線５５，５５同士の間の空間を埋立てて、第２導電層からなる複数個の自己整列コンタクトパッド６２を形成する。 - 特許庁

Since the centripetal force of a surface tension acts on both end surfaces of an electronic component when melting a solder, so that a self-alignment effects acts appropriately and a defective mounting of the electronic component is prevented.例文帳に追加

半田溶融時に電子部品の両端面に表面張力の実質的中心への力が働くので、セルフアライメント効果が適切に働き、電子部品の実装不良を防止することができる。 - 特許庁

To accurately fix positioning of a printed circuit board relative to a mold base while effectively utilizing solder self-alignment effect in reflow without complicating a structure of the mold base and increasing costs.例文帳に追加

モールドベースの構造の複雑化とコストアップを招くことなく、リフロー時における半田のセルフアラインメント効果を活用しつつ、モールドベースに対するプリント基板の位置決め固定を正確化することができる。 - 特許庁

To provide a method and circuit elements for offset compensation of a measuring bridge so that a sensor is operated by a measuring bridge evaluation circuit which makes output signal from a full-wave bridge path perform restrictive self-alignment of a half-wave bridge path, in switch-on of the sensor.例文帳に追加

センサのスイッチオン時に、全波ブリッジ路の出力信号で、半波ブリッジ路の限定的なセルフアライメントを行う測定ブリッジ評価回路によりセンサが作動されるようにすること。 - 特許庁

Since alignment is performed in a self-aligned manner, no misalignment occurs, and the oblique vapor deposition layer precursor 18a' can be removed with high shape accuracy to prevent display unevenness.例文帳に追加

自己整合的に位置合わせが行えるため、アライメントずれ等が発生せず、高い形状精度を持った状態で斜方蒸着層前駆体１８ａ’を除去でき、表示むらの発生が抑えられる。 - 特許庁

With this structure, oxidizing of the metal film is prevented to suppress rising in resistance of the gate electrode A when a contact hole is formed by the self-alignment process between adjoining side walls B.例文帳に追加

このような構造とすることにより、隣接するサイドウォールＢの間に自己整合的にコンタクトホールを形成するとき、金属膜の酸化を防止して、ゲート電極Ａの抵抗上昇を抑えることができる。 - 特許庁

Thereafter, by developing the photosensitive resin layer 36, a plurality of columnar spacers S which are self-alignedly arranged on the part of the alignment layer 34 corresponding to the black matrix 30BM are obtained.例文帳に追加

その後に、感光性樹脂層３６を現像することにより、ブラックマトリクス３０ＢＭに対応する配向膜３４の部分上に自己整合的に配置される複数の柱状スペーサＳを得る。 - 特許庁

Self-alignment action works on the light-emitting element 1 under surface tension of the solder, resulting in precision mounting along the metallizing pattern 3.例文帳に追加

この状態のままを保って加熱すると、半田が溶融して半田の表面張力の作用により発光素子１にセルフアライメント作用が働いて、メタライズパターン３に沿った高精度な実装が出来上がる。 - 特許庁

To realize a fine MOS transistor wherein a thin gate oxide film is arranged, metal is used as gate material, a source/drain region is formed by self alignment, a channel region is shallow and a gate length is at most 0.5 μm.例文帳に追加

薄いゲート酸化膜を有し、金属をゲート材料とし、セルファラインでソース／ドレイン領域が形成された、浅いチャネル領域の、０．５μｍ以下のゲート長を持つ微細なＭＯＳトランジスタを実現する。 - 特許庁

P Side electrodes 30 are formed on the contact layer 20 and n side electrodes 32 on the rear surface of the n-InP substrate 12, respectively, through windows 46 disposed in a self-alignment manner on the oxidized Al layer.例文帳に追加

Ａｌ酸化層に自己整合的に設けられた窓４６を介してｐ側電極３０がコンタクト層２０上に、また、ｎ側電極３２がｎ−ＩｎＰ基板１２の裏面にそれぞれ形成されている。 - 特許庁

The above-mentioned channel is obtained by forming a groove in a minimum lithographic size, forming sidewalls in the groove and etching a gate structure in a self-alignment manner with the sidewalls.例文帳に追加

上述した狭い導電チャネルは、最小のリソグラフィー的な寸法で溝を形成し、この溝内部に側壁を形成し、この側壁と自己整合的にゲート構造をエッチングすることにより得られる。 - 特許庁

An internal base 29 and an external base 19 are formed in a self alignment and the distance (W2-W1)/2 between an emitter-base junction part and the base 19 is set so as to coincide with the thickness of the sidewall 24.例文帳に追加

内部ベース２９と外部ベース１９とがセルフアラインに形成され、エミッタ・ベース接合部と外部ベース１９との間の距離（Ｗ２−Ｗ１）／２が第１のサイドウォール２４の厚みに一致している。 - 特許庁

By means of a self-alignment system using a spacer, an ONO dielectric layer (500) on the lower part of a gate is formed to have a twin ONO dielectric structure, of which the middle portion is separated and the both separated sides are symmetric.例文帳に追加

スペーサを使用した自己整合方式でゲート下部のＯＮＯ誘電層（５００）を、中間部分が分離され、分離された両側が対称的なツインＯＮＯ誘電層構造に形成する。 - 特許庁

To permit simultaneous alignment of optical elements and other optical components with high accuracy and ease at a low cost in aligning the optical elements, such as light emitting elements and light receiving elements, by a self-alignment method utilizing the surface tension of molten solder onto a mounting substrate configurating a module for optical transmission.例文帳に追加

光伝送用モジュールを構成する搭載基板上に、発光素子、受光素子等の光素子を溶融半田の表面張力を利用したセルフアライメント法により位置合わせする際に、光素子と他の光学部品との間の高精度な位置合わせを同時、簡易、且つ低コストに行うことができる。 - 特許庁

In the method of manufacturing a self-alignment bipolar transistor on a substrate 200 including an epitaxial layer 202, a first insulating layer 204 and a second insulating layer 206 are sequentially formed, and an opening is formed in the second insulating layer.例文帳に追加

自己整合バイポーラトランジスタを製造する方法において、エピタキシャル層２０２を有する基板２００上に、第１絶縁層２０４、第２絶縁層２０６を順に形成し、第２絶縁層に開口部を形成する。 - 特許庁

The method of integrating the silicide metal of a CMOS allows incorporation of silicide contacts (S/D and gates) and metal silicide gates using a self-alignment process (salicide) and at least one lithography process.例文帳に追加

自己整合プロセス（サリサイド）と少なくとも１つのリソグラフィ工程を用いてシリサイド・コンタクト（Ｓ／Ｄおよびゲート）と金属シリサイド・ゲートを組み込むことを可能にする、ＣＭＯＳのシリサイド金属を集積化する方法を提供する。 - 特許庁

Then, a pattern forming process is carried out for the transparent conductive layer, a source and a drain are formed, an active layer is formed in such a manner that the source, the drain, and the dielectric layer are covered, and a self-alignment TFT structure is completed.例文帳に追加

次に、該透明導電層にパターン形成プロセスを実行して、ソースとドレインとを形成し、ソース、ドレイン、及び誘電体層を覆うようアクティブ層を形成して、自己整合ＴＦＴ構造体が完成する。 - 特許庁

After a metal plug is formed in a contact hole of an insulating film, a selection CVD technology is used to grow a tungsten film in a self alignment manner with the metal plug to form a landing pad for each of the metal plugs.例文帳に追加

絶縁膜のコンタクト孔内に金属プラグを形成した後に、選択ＣＶＤ技術を用いて、タングステン膜を金属プラグと自己整合的に成長することにより、金属プラグに対応してランディングパッドを形成する。 - 特許庁

First and second spacer layers 31 and 32 are used as a part of a mask at forming within a p-type base layer 24 by ion implantation, so that the p-type base layer 24 can be formed with higher precision through self- alignment.例文帳に追加

ｐ型ベース層２４をイオン注入により形成する際のマスクの一部として第１および第２スペーサ層３１，３２を用いることによって、ｐ型ベース層２４をセルフアラインにより高い精度もって形成する。 - 特許庁

Since alignment is performed in a self-aligned manner, no misalignment occurs, and the oblique vapor deposition layer precursor 18a' can be removed with high shape accuracy to prevent display unevenness in the liquid crystal device.例文帳に追加

自己整合的に位置合わせが行えるため、アライメントずれ等が発生せず、高い形状精度を持った状態で斜方蒸着層前駆体１８ａ’を除去でき、液晶装置の表示むらが抑えられる。 - 特許庁

To make feasible of applying the self alignment process to a gate insulating film having no damage thereto in the case of manufacturing a transistor having the gate insulating film of a high dielectric or ferroelectric in relation to the manufacturing method of a semiconductor device.例文帳に追加

半導体装置の製造方法に関し、高誘電体或いは強誘電体のゲート絶縁膜をもつトランジスタを製造する際、ゲート絶縁膜にダメージも与えずにセルフ・アライメント方法を適用できるようにする。 - 特許庁

A dummy gate insulating film 407 and a dummy gate electrode 409 are formed and impurities are implanted in a polycrystalline silicon film 405 by a self alignment to form source and drain regions 405S and 405D in the film 405.例文帳に追加

ダミーゲート絶縁膜４０７及びダミーゲート電極４０９を形成し、多結晶シリコン膜４０５に自己整合的に不純物を注入してソース領域４０５Ｓ及びドレイン領域４０５Ｄを形成する。 - 特許庁

To provide a method for fabricating a nonvolatile semiconductor memory while minimizing the chip size by minimizing the alignment error and self-aligning the layers with the gate electrode.例文帳に追加

アライメント誤差を最小限に抑えチップサイズを最小限に抑えて製造することができると共に、ゲート電極に対して層を自己整合的に形成して製造できる不揮発性半導体記憶装置の製法を提供する。 - 特許庁

As a result, the degradation in the self-alignment property due to the hindrance of the flow of the molten solder 6* can be prevented by the gelatinized thermoplastic resin cured by the activation effect of the activator.例文帳に追加

これにより、活性剤８の活性作用によって硬化して既にゲル化した熱硬化性樹脂によって、溶融半田６＊の流動が妨げられることによるセルフアライメント性の低下を防止することができる。 - 特許庁

To obtain a self-alignment roller bearing with a holder that prevents spherical rollers from being skewed, by stabilizing attitudes of the spherical rollers, feeds sufficient lubricating oil, and operates at high-speed.例文帳に追加

各球面ころの姿勢を安定させてこれら各球面ころがスキューする事を防止すると共に、十分な潤滑油の供給を可能とし、高速運転が可能な保持器付自動調心ころ軸受を実現する。 - 特許庁

To provide a high breakdown voltage MOS transistor having a low concentration diffusion layer which overlaps a region near the end of a gate electrode in a self-alignment process manner and works as a field alleviating layer, and to provide a method of manufacturing it.例文帳に追加

ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法を提供することを目的とする。 - 特許庁

Since a process for masking and etching a part contacting a source electrode 18 is omitted to form the inter-layer insulating film 17 at a required part in self- alignment manner, higher integration is provided and greatly contributes to lowering the on-resistance.例文帳に追加

ソース電極１８にコンタクトする部分をマスクおよびエッチングする工程が省け、セルフアラインで層間絶縁膜１７を必要な部分に形成できるため、高集積化が図れ、低オン抵抗化にも大きく寄与できる。 - 特許庁

In this manner, by utilizing the boundary of the gate trench 104, the source/drain regions at the side of a bit line composed of the high-concentration p-type diffusion layer 108 and the high-concentration n-type diffusion layer 109 are formed in a self-alignment manner.例文帳に追加

このように、ゲートトレンチ１０４の境界を利用して、高濃度Ｐ型拡散層１０８及び高濃度Ｎ型拡散層１０９で構成されたビット線側のソース／ドレイン領域をセルフアラインにより形成する。 - 特許庁

To provide a self-luminescent delineator, which is installed on and in a road and a tunnel, on which a car travels, and not only a road alignment but also the sense of distances to the front can be made to perceive accurately to a driver.例文帳に追加

車両が走行する道路及びトンネルに設置され、運転者に道路線形だけでなく前方との距離感を正確に知覚させることができる自発光型の視線誘導標を提供することである。 - 特許庁

After a metal is deposited on the polycrystalline silicon layer 100 and the single crystal silicon layer, the ploycrystalline silicon layer 100 and the single crystal silicon layer are reacted with the metal to form a silicide 120a in self alignment.例文帳に追加

多結晶シリコン層１００及び単結晶シリコン層上に金属を蒸着した後、多結晶シリコン層及び単結晶シリコン層と金属とを反応させて自己整列的にシリサイド１２０ａを形成する。 - 特許庁

Although the cream solder 3 melts, the viscosity of a temporary bond 7 is lower than a room temperature in the molten state, so the self-alignment of the square chip 4 is performed with sure, and displacement of the square chip 4 is corrected.例文帳に追加

するとクリーム半田３が溶融するが、この溶融した状態で仮止め用ボンド７の粘度は室温よりも低いので、角チップ４のセルフアライメントが確実に行われ、角チップ４の位置ずれは矯正される。 - 特許庁

Through self-alignment effects of the magnet (22) and magnet (23), the semiconductor package (10) and semiconductor package (20) are positioned, such that a contact (13) comes in contact with a pad formed on the semiconductor package (20).例文帳に追加

そして、磁石（２２）と磁石（２３）のセルフアライメント効果により、半導体パッケージ（１０）と半導体パッケージ（２０）は、接点（１３）が半導体パッケージ（２０）に形成されたパッドと接触するように位置が合わせられる。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS, SELF ALIGNMENT METHOD FORMING THE SAME, SEMICONDUCTOR DEVICE HAVING ARRAY OF NONVOLATILE MEMORY CELLS, AND A PLURALITY OF ROWS CONNECTED WITH A PLURALITY OF SEMICONDUCTOR DEVICES例文帳に追加

フローティングゲートメモリセルの半導体メモリアレイ、このアレイを形成する自己整合方法、不揮発性メモリセルのアレイを有する半導体装置、及び、複数の半導体素子に接続する複数の行ラインと列ラインを形成する方法 - 特許庁

Plural hydraulic cylinders 1 are arranged with support materials 31, 32 at an upper side to both sides of a frame 30 and a screw type roll support apparatus is arranged at a lower side, flexible rolls 10a, 10b are supported through respective self alignment bearings 12.例文帳に追加

架台３０の両側に支持材３１，３２で上側に複数の油圧シリンダ１を、下側にネジ式ロール支持装置を配設し、それぞれ調心軸受１２を介して可撓ロール１０ａ，１０ｂを支持する。 - 特許庁

Accordingly, a strength in a normal-temperature region and a fluidity in a high-temperature region can be made to coexist, and the sufficient adhesive strength after a mounting and self-alignment properties in a soldered-joint process can be ensured.例文帳に追加

これにより、常温域における強度と高温域における流動性を両立させることができ、実装後の十分な接着強度と半田接合過程におけるセルフアライメント性を確保することができる。 - 特許庁

To enable mounting of a semiconductor element on a wiring circuit board at a high positional accuracy by positioning the semiconductor element at a fitting recess and a fitting projection thereof in a self alignment manner to suppress a positional displacement between the semiconductor element and the wiring circuit board.例文帳に追加

半導体素子の嵌合用凹部と嵌合用凸部の嵌合により自己整合的な位置合わせして半導体素子と配線基板間で接合時の位置ずれを抑制し、高い位置精度で実装する。 - 特許庁

To provide a self alignment method wherein a semiconductor memory array of floating gate memory cells is formed on a semiconductor substrate which has a plurality of insulting regions which are arranged being isolated and has active regions which are arranged on the substrate in parallel practically with each other in a row direction.例文帳に追加

隔置された複数の絶縁区域及び基板上に設けられる行方向で実質的に互いに平行な能動区域を有する、半導体基板に浮動ゲートメモリセルの半導体メモリアレイを形成する自己整列方法。 - 特許庁

To provide a semiconductor device in which a contact hole can be opened in a self-alignment manner and the problem of an electric leakage between an active region and a well can be solved in a CMOS (complementary metal oxide semiconductor) transistor device with a dual gate electrode.例文帳に追加

デュアルゲート電極を備えるＣＭＯＳトランジスタ装置において、自己整合的にコンタクトホールの開口を可能とし、活性領域とウェルとの間の電気的リークの問題を解消できるような、半導体装置を提供する。 - 特許庁