「Self Alignment」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The semiconductor device includes: a first electrode 2 having a recess 4 formed on the central part of a top face thereof; and a second electrode 6 embedded in at least a part of the recess 4 and formed in a self-alignment manner relative to the recess 4 of the first electrode 2.例文帳に追加

上面の中央部に凹み４が形成された第１電極２と、凹み４の少なくとも一部内に埋め込まれ、第１電極２の凹み４に対して自己整合して形成された第２電極６とを含む半導体装置を構成する。 - 特許庁

This semiconductor device comprises a semiconductor substrate, a plurality of gate electrodes 12 formed in a stripe shape in this semiconductor substrate, and a plurality of source regions 14 formed in the semiconductor substrate in a self-alignment process with respect to this gate electrode 12.例文帳に追加

この半導体装置は、半導体基板と、この半導体基板にストライプ状に形成された複数本のゲート電極１２と、このゲート電極１２に対して自己整合的に半導体基板に形成された複数本のソース領域１４とを備えている。 - 特許庁

To provide a surface mounting electronic component in which the electronic component element is not cracked easily even when a mounting substrate is bent after packaging, and high precision mounting can be ensured by self-alignment effect due to surface tension of molten solder at the time of reflow soldering.例文帳に追加

実装後に実装基板が撓んだ場合であっても電子部品素体のクラックが生じ難く、リフロー半田付けに際して溶融半田の表面張力によるセルフアライメント効果により高精度に実装し得る表面実装型電子部品を提供する。 - 特許庁

To provide a self-alignment rolling bearing capable of preventing any skew of a plurality of spherical rollers 4, 4 during the operation, reducing the friction at rolling contact parts of the spherical rollers 4, 4 an outer ring raceway 7 and a pair of inner ring raceways 8, 8 with each other, and reducing the friction heat generated during the operation.例文帳に追加

運転時に複数の球面ころ４、４がスキューする事を防止して、これら各球面ころ４、４と、外輪軌道７及び１対の内輪軌道８、８との転がり接触部での摩擦低減を図り、運転時に発生する摩擦熱を低減する。 - 特許庁

A side wall insulation film 17 is formed at the side surface of a gate structure 60 provided on a semiconductor substrate 1, and the epitaxial layers 19a, 19b are formed on the self-alignment basis on the n-type impurity regions 13a, 13b to provide the side wall insulation film 17 against the gate electrode 50.例文帳に追加

半導体基板１上に設けられたゲート構造６０の側面にサイドウォール絶縁膜１７を形成し、ゲート電極５０との間にサイドウォール絶縁膜１７が介在するように、ｎ型不純物領域１３ａ，１３ｂ上に自己整合的にエピタキシャル層１９ａ，１９ｂを形成する。 - 特許庁

In a microlens array sheet 35 having a light shielding substrate 24 and a microlens array 27, the light shielding substrate 24 is irradiated with a laser beam 32 from the microlens array 27 side by utilizing the lens effect and an inverse-truncated conical self-alignment hole 33 is formed on the light shielding substrate 24.例文帳に追加

遮光性基材２４及びマイクロレンズアレイ２７を有するマイクロレンズアレイシート３５において、レンズ効果を利用してマイクロレンズアレイ２７側からレーザ光３２を遮光性基材２４に照射して、遮光性基材２４に逆円錐台形状のセルフアライメント孔３３を形成する。 - 特許庁

To provide a method for manufacturing a reliable contact plug for preventing the short-circuiting between the contact plug and bit wiring by applying a material, where the ratio of etching speed to that of a silicon nitride film becomes at least 100, to an interlayer film for forming a self-alignment contact plug.例文帳に追加

自己整合コンタクトプラグを形成する層間膜に、窒化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供することにある。 - 特許庁

To form a first impurity region, provided by introducing first impurities and second impurities, and a second impurity region, provided by introducing only the second impurities, in a self-alignment manner, and to form the first impurity region and the second impurity region adjacently at a high accuracy.例文帳に追加

第１不純物と第２不純物とを導入してなる第１不純物領域と、第２不純物のみを導入してなる第２不純物領域とを自己整合的に形成し、第１不純物領域と第２不純物領域とを高精度に隣接して形成する。 - 特許庁

Source and drain areas 114 and 115 of a multi-crystal semiconductor film are formed on element separating areas 102 and 103, and channel areas 108 and 108' of a single crystal semiconductor film are formed on shallow well areas 106 and 107 like self-alignment with respect to the element separating areas.例文帳に追加

素子分離領域１０２、１０３上には多結晶半導体膜のソース・ドレイン領域１１４，１１５が、浅いウェル領域１０６，１０７上には単結晶半導体膜のチャネル領域１０８，１０８’が、素子分離領域に対して自己整合的に形成されている。 - 特許庁

An insulating layer 14 and a gate electrode 15 are formed on the layer 13 and impurities are introduced in the layer 13 using this gate electrode 15 as a mask to form a channel region 13a, a source region 13b and a drain region 13c in the layer 13 in a self-alignment manner.例文帳に追加

多結晶シリコン層１３の上に絶縁層１４，ゲート電極１５を形成し、このゲート電極１５をマスクとして多結晶シリコン層１３に不純物を導入して、チャネル領域１３ａ，ソース領域１３ｂおよびドレイン領域１３ｃを自己整合的に形成する。 - 特許庁

By having a structure in which a perfect Cr shading part is a self-alignment type, a dicing mark part is a Cr recessing type and a pattern part is a HT pattern, the resist shape on the wafer after photomask pattern exposure can be improved and the defect detection sensitivity in the photomask defect inspection can be sufficiently obtained.例文帳に追加

完全Ｃｒ遮光部はセルフアライン型、ダイシングマーク部はＣｒ後退型、パターン部はＨＴパターンという構造を有することにより、フォトマスクパターン露光後のウェーハ上のレジスト形状を良好にし、かつフォトマスク欠陥検査時における欠陥検出感度を十分に得ることができる。 - 特許庁

To provide a composition for treating a photoresist pattern to be used in a double patterning process in photolithographic patterning techniques such as lithography-lithography-etching and self-alignment spacer double patterning, and for a reduction process useful to form a contact hole and a groove.例文帳に追加

フォトリソグラフィパターニング技術、例えば、リソ−リソ−エッチおよび自己整合スペーサーダブルパターニングのようなダブルパターニングプロセスなどに、並びに、コンタクトホールおよび溝形成において有用な縮小プロセスに使用されうるフォトレジストパターンを処理するための組成物およびこの組成物を使用する方法を提供する。 - 特許庁

This semiconductor device comprises: wells 15, 16 having a step formed in a self-alignment system; LOCOS oxide films 21 to 23 having a step formed on these wells; and monitoring polysilicon patterns 13 formed on these LOCOS oxide films and wells.例文帳に追加

本発明に係る半導体装置は、セルフアライン方式で形成された段差を有するウエル１５，１６と、このウエル上に形成された段差を有するＬＯＣＯＳ酸化膜２１〜２３と、このＬＯＣＯＳ酸化膜及びウエルの上に形成されたモニター用ポリシリコンパターン１３と、を具備する。 - 特許庁

The device comprises a vertical cavity surface emitting laser element 11, a micro lens 21 arranged coaxially at the output side of the vertical cavity surface emitting laser element 11, and the near field light probe 22 formed coaxially with the micro lens by a self alignment.例文帳に追加

垂直共振器表面発光半導体レーザー素子１１と、前記垂直共振器表面発光半導体レーザー素子１１の出力側に同軸に配設されるマイクロレンズ２１と、前記マイクロレンズと同軸にセルフアライメントにより形成される近接場光プローブ２２とにより構成される。 - 特許庁

To manufacture an alternate stripe electrode, where first stripe electrodes which allow a prescribed electromagnetic wave to pass through and second stripe electrodes which intercept the electromagnetic wave and consist of many linear electrodes are alternately arranged approximately in parallel, from one mask for stripe electrode by self-matching (without mask alignment).例文帳に追加

所定の電磁波を透過する第１ストライプ電極と、該電磁波を遮光する多数の線状電極からなる第２ストライプ電極とが交互に略平行に配列されてなる交互ストライプ電極を１枚のストライプ電極用マスクから自己整合的に（マスク合わせなしに）製造する。 - 特許庁

The process comprises, as main components, 1) a process for manufacturing a removable side wall for manufacturing the ultra-short channel and the side wall control gate with or without a step structure, and 2) the formation of the control gate, by self-alignment, on a storage nitride film and the impurity film.例文帳に追加

本プロセスで用いられる主要素は、１）ステップ構造を有するか、または無しで、超短チャネルおよびサイドウォール制御ゲートを製造するための、除去可能なサイドウォールの製造プロセス、および２）蓄積窒化膜および不純物膜上の制御ゲートの自己整合による形成である。 - 特許庁

In this case, self-alignment is performed by continuing to cut the impeller nut 36 from its front direction with a laser LS whose irradiation position is fixed to a point, when the impeller nut 36 is turned so that the amplitude of vibration generated in the impeller 30 exceeds a primary resonance point where the amplitude is maximum.例文帳に追加

ここでは、インペラ３０に生じる振動の振幅が最大となる一次共振点を超えるようにインペラナット３６を回転させた状態で、照射位置を一点に固定したレーザＬＳによりインペラナット３６をその正面方向から切削し続けて自動調心する。 - 特許庁

Moreover, in the case of containing the SAW device 1 to a recessed part 201 of the carrying purpose emboss tape 200, the SAW device 1 can surely be contained inside the recessed part 201 through the action of self-alignment utilizing a slope of the side face of the recessed part 201 and a slope of the side face of the SAW device 1.例文帳に追加

更に、ＳＡＷデバイス１を搬送用のエンボステープ２００の凹部２０１に収納する際に、凹部２０１の側面の傾斜とＳＡＷデバイス１の側面の傾斜とを利用したセルフアライメントの作用により確実にＳＡＷデバイス１を凹部２０１内部に収納することができる。 - 特許庁

In the device where DRAMs are mixedly mounted, a gate electrode 2 at a logic section is set to a double structure of CoSi/D-α (D-Poly), and a gate electrode 3 at a DRAM section is set to a double structure of Wsi/D-α (D-P) having an SAC(self alignment contact) structure.例文帳に追加

ＤＲＡＭ混載デバイスにおいて、ロジック部のゲート電極２をＣｏＳｉ／Ｄ−α（Ｄ−Ｐｏｌｙ）の二重構造にし、ＤＲＡＭ部のゲート電極３はＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎｍｅｎｔ Ｃｏｎｔａｃｔ）構造を有したＷｓｉ／Ｄ−α（Ｄ−Ｐｏｌｙ）の二重構造にした。 - 特許庁

Between both-end lead terminals 61 existing at the corner part of the flat package 60 and the both-end soldering lands 11 of the circuit board 10, solder 13 is increased compared with the other lead terminal 12 to be floated from the circuit 10 and to obtain the self-alignment effect by its surface tension.例文帳に追加

フラットパッケージ６０のコーナー部にある両端リード端子６１と回路基板１０の両端半田ランド１１との間に半田１３を他のリード端子１２に比べて多くすることにより、回路基板１０から浮き上がらせるとともに、その表面張力でセルフアラインメント効果を発揮させる。 - 特許庁

To provide a manufacturing method of a semiconductor device, which prevents reduction in hFE in low current due to an increase of the surface recombination current in a bipolar transistor and can microscopically form the device by forming an external base region in a self alignment manner to an emitter polycrystalline silicon film in a BiCMOS process.例文帳に追加

ＢｉＣＭＯＳプロセスにおいて、バイポーラトランジスタの表面再結合電流の増大による低電流でのｈ_FEの低下を防止し、外部ベース領域をエミッタ多結晶シリコンに対して自己整合的に形成することで微細化が可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor element which requires only one voltage generation and control circuit, can form a source/drain region of self-alignment type, can contract a cell area and a chip area and can raise process yield and the reliability of an element and to provide a method of manufacturing the same.例文帳に追加

一つの電圧発生及び制御回路だけが必要で自己整合方式のソース／ドレイン領域の形成が可能であり、セル面積及びチップ面積が縮小して工程収率及び素子の信頼性を向上させることができる半導体素子及びその製造方法を提供する。 - 特許庁

Kinetic energy is provided to the electronic parts 21 placed on the substrate 11 through the vibration of the substrate 11, whereby there is provided as a self-alignment process the whole process in which the electronic parts 21 are moved to the position of the recess 13 and fallen therein, and disposed at a desired position.例文帳に追加

基板１１の振動を介して基板１１上に載置された電子部品２１に運動のエネルギーを付与することで、電子部品２１を凹部１３の位置まで移動させて落とし込み、所望の位置に配置する工程すべてを自己整列プロセスとすることができる。 - 特許庁

Positional correction by self-alignment is carried out in a process for connecting a terminal electrode in an elastic base plate 2 side to a conductive land in a flexible wiring board 6 side by reflow soldering, and the elastic base plate 2 is thereby aligned properly with flexible wiring board 6 to enhance the precision.例文帳に追加

弾性基板２側の端子電極とフレキシブル配線基板６側の導電ランドとをリフロー半田で接続する工程において、セルフアライメントによる位置修正を行ない、弾性基板６とフレキシブル配線基板６とを適正に位置合わせし、検出精度の向上を図る。 - 特許庁

This electrode pattern is easily formed by exposing an electrode layer having photosensitivity from the rear side of a glass substrate structure, or by exposing the electrode layers having two or more than two layers by means of using the first layer of them as a shielding pattern and exposing from the rear side in self-alignment.例文帳に追加

感光性を有して電極層を、ガラス基板構体の背面側より露光処理することにより、または２層以上の電極層で、１層目の電極パターンを遮光パターンとして用い、基板背面側よりセルフアライメント露光することにより、容易に形成できる。 - 特許庁

Subsequently an interlayer insulating film and a spacer insulating film 117 formed on the entire surface are patterned, and self-alignment contact holes, making the semiconductor substrate 101 between the gate electrodes 107a expose, are formed, and spacers 117a are formed in the side wall of the gate electrodes 107a and the etching protecting film pattern 109a.例文帳に追加

その後全面に形成された層間絶縁膜及びスペーサ絶縁膜１１７をパターニングし、ゲート電極１０７ａの間の半導体基板１０１を露出させる自己整列コンタクトホールを形成し、ゲート電極１０７ａ及びエッチング阻止膜パターン１０９ａの側壁にスペーサ１１７ｓを形成する。 - 特許庁

To provide a semiconductor device and its manufacturing method, which enable self-alignment, facilitate manufacturing, and enable low-temperature bonding, since a bump arranged between semiconductor chips is fused by having four entire circumferences of a semiconductor chip irradiated with a laser beam at the same time as after the semiconductor chips are stacked, and electronic equipment.例文帳に追加

半導体チップを積層した後、半導体チップの４つの全周囲から同時にレーザ光を照射して半導体チップ間に配設したバンプを溶融するためにセルフアライメントができるとともに、製造が容易となり、かつ、低い温度で接合ができる半導体装置及びその製造方法、ならびに電子機器を提供する。 - 特許庁

To provide a polishing composition capable of obtaining the polishing speed and polishing speed ratio of a polysilicon film, a silicon nitride film and a silicon oxide film needed for executing CMP for contact plug formation by a self alignment system by one kind of the polishing composition, reducing the manufacture cost of a semiconductor element and improving an yield.例文帳に追加

セルフアライン方式によるコンタクトプラグ形成のためのＣＭＰを、１種類の研磨用組成物で実施するために必要な、ポリシリコン膜、シリコン窒化膜及びシリコン酸化膜の研磨速度と研磨速度比が得られ、かつ半導体素子の製造コスト低減、歩留まり向上が可能となる研磨用組成物を提供する。 - 特許庁

A multilayer SOI substrate having an amorphous or polycrystal semiconductor layer formed beneath an SOI layer through a gate insulation film is employed, the semiconductor layer is implanted with ions in a pattern reverse to that of an upper gate electrode, and a buried gate is formed in self- alignment with the upper gate.例文帳に追加

ＳＯＩ層下部に埋め込みゲート絶縁膜を介して構成された非晶質又は多結晶である半導体層を有する多層ＳＯＩ基板を用い、上部ゲート電極の逆パターンで上記半導体層にイオン注入を施し、埋め込みゲートを上部ゲートと自己整合の関係で構成することを特徴とする。 - 特許庁

A self alignment torque correction control part 24 has a steering angle adaptive compensation part 41 generating correction current Iθ corresponding to the steering angle, vehicle speed adaptive compensation part 42 generating compensation gain k corresponding to the vehicle speed, and a multiplication processing part 43 generating correction value Ib(=k.Iθ) by multiplying the correction current Iθ by the correction gain k.例文帳に追加

セルフアライメントトルク補正制御部２４は、舵角に対応した補正電流Ｉθを生成する舵角適応補正部４１と、車速に応じた補正ゲインｋを生成する車速適応補正部４２と、補正電流Ｉθに補正ゲインｋを乗じて補正値Ｉｂ（＝ｋ・Ｉθ）を生成する乗算処理部４３とを有する。 - 特許庁

In the microlens array sheet 15 comprising a transparent substrate 4, a microlens array 7 and a light shielding layer 10, the light shielding layer 10 is irradiated with a laser beam 12 from the microlens array 7 side via a transparent substrate 4 by utilizing a lens effect and an inverse-truncated conical self-alignment hole 13 is formed on the light shielding layer 10.例文帳に追加

透明基材４，マイクロレンズアレイ７，及び遮光層１０を有するマイクロレンズアレイシート１５において、レンズ効果を利用して透明基材４を介してマイクロレンズアレイ７側からレーザ光１２を遮光層１０に照射して、遮光層１０に逆円錐台形状のセルフアライメント孔１３を形成する。 - 特許庁

A backing plate, provided at the underside of the valve member, is pivoted on a curved surface on the top of a float to ensure self-alignment of the valve member on a valve seat 26 of the vent port 24 when the float is moved upward for closing the vent port during refueling.例文帳に追加

弁部材の下方に裏板を設けるが、該裏板はフロートの上部に設ける、支点を形成するように湾曲する曲面と旋回自在に接し、燃料補給時にベント口24を閉口するためにフロートが上昇する際、弁部材によるベント口24の弁座26に対する自動的な角度調整を可能とする。 - 特許庁

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure.例文帳に追加

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。 - 特許庁

The light shielding pattern is formed on the flat surface of the lens sheet by self-alignment method which is provided with a stage for forming a photosensitive curing type resin layer (1st layer) including a colorant, a photosensitive curing type resin layer (2nd layer) the content of the colorant of which is smaller than that in the 1st layer, and light transmissive base material in this order.例文帳に追加

レンズシートの平坦な表面に、着色剤を含む感光性硬化型樹脂層（第１層）および着色剤の含有量が第１層よりも少ない感光性硬化型樹脂層（第２層），および透光性基材を、この順に形成する工程を具備するセルフアライメント手法によって遮光パターンを形成する。 - 特許庁

An electrode film 7 and alignment layer 2 for aligning the liquid crystal are laminated on a transparent substrate 1 (a), a liquid crystal/polymer composite film 5 with self-retaining properties formed by mixing molecule-aligned liquid crystal 3 and a polymer 4 with each other is laminated thereupon (b), and a sealing film 6 which prevents liquid crystal from flowing out is laminated further thereupon (c, d).例文帳に追加

透明基板１上に、電極膜７および液晶を配向させるための配向膜２を積層し（ａ）、その上に分子配向した液晶３とポリマ４とを混合してなる自己保持性を有する液晶/ポリマ複合膜５を積層し（ｂ）、その上に液晶の流出を防ぐシーリング膜６を積層する（ｃ、ｄ）。 - 特許庁

Then the partition wall 6 is formed in a tapered shape expanding from the side of the rear substrate 1 to the side of the observer-side substrate 2 and while the 1st electrode 3 is provided on the side of the rear substrate 1, the 2nd electrode 4a is provided along the flank of the partition wall to form the 2nd electrode 4a by self-alignment.例文帳に追加

そして、隔壁６を後方基板１側から観察者側基板２側に広がるテーパー形状とすると共に、第１電極３を後方基板１側に、第２電極４ａを隔壁６の側面に沿って設けるようにすることにより、第２電極４ａをセルフアライメントで形成することができる。 - 特許庁

To provide a hand-held tonometer with a system of no solid contact with an eye, which provides portability and low cost, enables to align with a hand-held system and to recognize measurement results easily, besides gives alignment guidance in the case of self-measurement, and available at home and general clinics or the like other than skilled medical institutions.例文帳に追加

携帯性があり、手持ち式による位置合わせができ、低コストで、測定結果を容易に認識でき、更に自己測定の場合には位置合わせのガイドも行う、家庭や、一般診療所等の高度専門医療機関以外での測定にも利用できる手持ち式の非接触トノメータを提供する。 - 特許庁

The semiconductor element 4 is formed in a self-alignment manner in which magnetic contact is made in the first electrode 2 and the second electrode 3 with respect to a source electrode 22 and a drain electrode 23 having a magnetized layer of a magnetic material by connecting the two electrodes so that the field-effect transistor 20 is formed.例文帳に追加

帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。 - 特許庁

To provide a manufacturing method capable of forming an LDD structure in a self-alignment way, controlling the length of a doping region, and suppressing the instability of a characteristic attended with the implantation of supersaturated hydrogen atoms, and to provide a semiconductor device, a board for an electrooptical device, the electrooptical device, and an electronic apparatus.例文帳に追加

自己整合的にＬＤＤ構造を形成可能とし、ドーピング領域の長さを制御できると共に、過飽和な水素原子の注入に伴う特性の不安定化を抑制できる半導体装置の製造方法、半導体装置、電気光学装置用基板、電気光学装置、及び電子機器を提供する。 - 特許庁

When forming a sensor region by n-type ion implantation onto a silicon substrate and then providing an HAD structure by p-type ion implantation onto a surface of the sensor region, the step of p-type ion implantation is divided into multiple times and before or after sidewall formation of a transfer gate electrode, a p-type ion is implanted into the gate electrode by self-alignment with an approximately half concentration.例文帳に追加

シリコン基板にｎ型イオン注入でセンサ領域を形成後、センサ領域の表面にｐ型イオンを注入してＨＡＤ化を行う際に、ｐ型のイオン注入の工程を複数回に分け、転送ゲート電極のサイドウォール形成前後に、それぞれ約半分程度の濃度でｐ型イオンをゲート電極にセルフアラインで注入する。 - 特許庁

A surface of a metal is coated with a solution of the thiophene derivative to form a coating film, thereafter a solvent is evaporated from the coating film to generate a structure film having a two-dimensional crystalline arrangement by self-alignment action of the thiophene derivative, and thereby the film has an insulation property and can be used as a base layer of a molecule element or a gate insulating film.例文帳に追加

金属の表面にチオフェン誘導体の溶液を被着させ、塗膜を形成した後、塗膜から溶媒を蒸発させ、チオフェン誘導体の自己整列作用によって二次元結晶性配列を有する構造膜を生成させることにより、該膜は絶縁性であり、分子素子の下地層やゲート絶縁膜として用いることができる。 - 特許庁

In the body region, a channel region portion, and a gate dielectric material 8 on the channel region portion, a gate electrode 4 on the gate dielectric material 8 are formed, and a source region portion 5 and a drain region portion 3 are formed by doping impurity atoms having an opposite conductivity type to the channel region portion by using a self-alignment mask of the gate electrode 4.例文帳に追加

上記本体領域に、チャネル領域部、上記チャネル領域部上のゲート誘電体８、ゲート誘電体８上のゲート電極４、および、ゲート電極４の自己整合マスクにより、チャネル領域部とは反対の伝導性型である不純物原子のドープによりソース領域部５およびドレイン領域部３を形成する。 - 特許庁

To suppress an off-state current and also to eliminate reduction in on current, to form lightly doped regions (LDD regions) and a gate electrode in a self-alignment manner to lessen the parasitic capacitance between the LDD regions and the gate electrode and to make it possible to lessen the area occupied by a thin film transistor.例文帳に追加

ＯＦＦ電流を抑えるとともにＯＮ電流の減少がなく、低濃度不純物領域（ＬＤＤ領域）とゲート電極を自己整合的に形成して寄生容量を小さくし、占有面積を小さくすることができる薄膜トランジスタ、薄膜トランジスタを用いたＣ−ＭＯＳインバータ回路、及びそれらの製造方法を提供することを目的とする。 - 特許庁

To provide a DRAM with a memory cell portion and a peripheral circuit portion both installed together, which can integrates on the same substrate a first insulated gate type transistor, capable of forming a minute contact hole with self-alignment to a gate electrode and a second insulated gate type transistor, capable of fully reducing the parasitic resistance, while suppressing short-channel effect.例文帳に追加

本発明は、メモリセル部とその周辺回路部とを混載させてなるＤＲＡＭにおいて、ゲート電極に対して自己整合的に微細なコンタクトホールの開孔が可能な第１の絶縁ゲート型トランジスタと、短チャネル効果を抑制しつつ、寄生抵抗を十分に緩和することが可能な第２の絶縁ゲート型トランジスタとを同一基板上に集積できるようにする。 - 特許庁

In the pinch roller having a pinch roller main body made of a cylindrical elastic material, which is rotatably attached to a pinch roller shaft through the sliding bearing, the sliding bearing is made of a self-lubricant resin having Young's modulus of 1600 kgf/mm2, and automatic alignment follows a change in parallelism with a capstan.例文帳に追加

ピンチローラ軸にすべり軸受を介して円筒状の弾性体よりなるピンチローラ本体が回転自在に取り付けられたピンチローラにおいて、前記すべり軸受がヤング率１６００ｋｇｆ／mm^２以上の自己潤滑性樹脂で形成し、キャプスタンとの平行度の変化に直ちに追随して自動調芯を行うようにしたものである。 - 特許庁