「Time Clock」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

In synchronization with disk rotation, a variable delay having duration time changed depending on the radial position of a bit on a disk is brought into a clock signal.例文帳に追加

ディスクの回転と同期されて、ディスク上のビットの半径位置により変化する持続時間を有する可変遅延がクロック信号内にもたらされる。 - 特許庁

Consequently, the time constant obtained by a resistance Rv2 and a capacitor Cr ends up having precision based upon the precision of the frequency fck of a clock signal.例文帳に追加

その結果、抵抗Ｒｖ２とコンデンサＣｒとによる時定数はクロック信号の周波数ｆｃｋの精度に準ずる精度を有することになる。 - 特許庁

A CPU 5 stores values for selecting the clocks PLLCLK1-PLLCLK5 for each module 3a, 3b and 3c in a clock control register 4 at the time of initialization.例文帳に追加

ＣＰＵ５は、初期設定時に、クロック制御レジスタ４に、モジュール３ａ，３ｂ，３ｃごとに、クロックＰＬＬＣＬＫ１〜ＰＬＬＣＬＫ５を選択する値を格納する。 - 特許庁

Each node which is decentralized through are communication link 12 in this system 10 includes a slave clock which synchronizes a slave time value by using a synchronizing protocol.例文帳に追加

本発明に従うシステムにおいて、通信リンクを経由して分散する各ノードは、同期プロトコルを使用してスレーブ時刻値を同期させるスレーブ・クロックを含む。 - 特許庁

First delay signals Q30 and Q34, having an edge delayed from the rising edge of a clock signal CLK by a first delay time Td1 are generated.例文帳に追加

クロック信号ＣＬＫの立ち上がりエッジから第１の遅延時間Ｔｄ１だけ遅延したエッジを有する第１の遅延信号Ｑ３０，Ｑ３４を生成する。 - 特許庁

A reception data amount detection unit 131 detects a reception data amount per unit time determined by a clock signal from a control unit 13.例文帳に追加

受信データ量検出部１３１により、制御部１３からのクロック信号によって定められる単位時間当たりの受信データ量を検出する。 - 特許庁

To reduce oscillation start time when an oscillation circuit returns from a STOP mode to a normal operation mode and to supply a stable clock to the inside of an LSI.例文帳に追加

発振回路がＳＴＯＰモードから通常動作モードに復帰する際の発振開始時間を短縮し、安定したクロックをＬＳＩ内部に供給する。 - 特許庁

In this pressure gage 10, the pressure of gas can be detected by a pressure sensor 12 and recorded by a printing device 16 together with the time clocked by a clock 17.例文帳に追加

ガス圧力計１０は、圧力センサ１２でガスの圧力を検出し、時計１７で計時する時刻とともに、印字装置１６で記録することができる。 - 特許庁

To reduce power consumption even at the time of normal operation by controlling clock supply to an unused memory area dynamically.例文帳に追加

使用していないメモリ領域へのクロック供給を動的に制御することにより、通常動作時においても、消費電力を低減させることを可能にする。 - 特許庁

A timing controller 170 generates an output enable signal OE and a gate clock to adjust the timing of a load signal determining a data output point of time.例文帳に追加

タイミングコントローラ１７０は出力イネーブル信号ＯＥ及びゲートクロックを生成し、データ出力時点を決定するロード信号のタイミングを調節する。 - 特許庁

The control section 81 controls the velocity of LDPC decoding by controlling the frequency of an operation clock of the LDPC decoding section 11 on the basis of the free time.例文帳に追加

制御部８１は、その空き時間に基づいて、LDPC復号部１１の動作クロックの周波数を制御することにより、LDPC復号の速度を制御する。 - 特許庁

To provide a piezoelectric oscillator and a real time clock which improve the frequency stability of an oscillation signal being outputted while reducing power consumption.例文帳に追加

消費電力を低減すると共に、外部へ出力する発振信号の周波数安定性を良好にした圧電発振器およびリアルタイムクロックを提供する。 - 特許庁

To supply the target clock signals of high frequency accuracy even at the time of power saving mode.例文帳に追加

省電力モード時にも周波数精度が高いターゲットクロック信号を供給できる、集積回路の内部クロック周波数を自動補正する方法と装置を提供する。 - 特許庁

To accurately reproduce data by eliminating jumped values of time information due to deviation in a clock oscillation frequency of each node in the pseudo synchronization system.例文帳に追加

擬似的同期方式において、各ノードのクロック発振周波数のずれによる時間情報の値の飛び越しを無くし、データを正確に再現できるようにする。 - 特許庁

At the time of starting the charge pump circuit, an input voltage VDD is supplied through a first diode D1 as the power supply of the second clock driver CD2.例文帳に追加

チャージポンプ回路の起動時には、第２のクロックドライバーＣＤ２の電源として第１のダイオードＤ１を通して入力電圧ＶＤＤを供給する。 - 特許庁

To obtain a packet transfer device which receives a packet including event sequence data and uses a common reproducing timing clock at the time of using plural devices.例文帳に追加

イベントシーケンスデータを含むパケットを受信し、複数個使用したときに、共通の再生タイミングクロックを使用することができるパケット転送装置を提供する。 - 特許庁

A control circuit 30 receives the first clock signal CLK and sets the conductive state of the activating circuit 20 for a predetermined period of time from the timing of its edge.例文帳に追加

制御回路３０は、第１クロック信号ＣＬＫを受け、そのエッジのタイミングから所定の期間、活性化回路２０を導通状態に設定する。 - 特許庁

To output an image to plural video signals whose frame frequencies are slightly different with the same clock at the time of decoding MPEG 2.例文帳に追加

ＭＰＥＧ２の復号を行う際に、フレーム周波数の僅かに異なる複数の映像信号に対して同一のクロックで画像を出力できるようにする。 - 特許庁

The clock pulse has a frequency which is larger enough than the pulse frequency from the first pulse generator at the time when a servo motor rotates at the highest speed.例文帳に追加

クロックパルスは、サーボモータが最高速度で回転しているときの第１のパルス発生器からのパルス周波数よりも十分に大きい周波数を有する。 - 特許庁

To increase the band width of a generated waveform by normally generating a waveform even when a clock frequency is increased or reduced against an intrinsic delay time.例文帳に追加

固有遅延時間に対しクロック周期が短くなっても長くなっても正常に波形発生動作を可能にして生成波形を広帯域化する。 - 特許庁

The response information for arbitrary frames is returned to the master package 1 by performing time division multiplexing to the information synchronously with a clock signal at the timing of a frame pulse signal.例文帳に追加

フレームパルス信号のタイミングでクロック信号に同期し情報を時分割多重して任意のフレーム通分の応答情報をマスタパッケージ１に返送する。 - 特許庁

A delay circuit receives a control code, having a predetermined number of bits for determining a delay for applying a time cycle to a fixed clock signal.例文帳に追加

遅延回路は、固定クロック信号に時間周期を適用するために遅延を決定する予め決められたビット数を有する制御コードを受信する。 - 特許庁

A pulse having a pulse width equivalent to the delay time is generated by inputting outputs of a reference clock and the comparator 2 into an EXOR circuit 3.例文帳に追加

基準クロックとコンパレータ２の出力をＥＸＯＲ回路３に入力することで、遅延時間に相当するパルス幅を有するパルスが生成される。 - 特許庁

To prevent an erroneous signal from being outputted as a data signal in a phase adjusting circuit for automatically adjusting a clock signal at the time of retiming to an appropriate phase.例文帳に追加

リタイミング時のクロック信号を適切な位相に自動調整する位相調整回路において、データ信号として誤った情報を出力させない。 - 特許庁

To provide an analyzing method for coping with the use of a gated clock and the enlargement of a circuit, shortening a processing time, and accurately detecting a multi-cycle path.例文帳に追加

ゲーティッドクロックの使用や回路の大規模化にも対応でき、処理時間が短く、マルチサイクルパスを正確に検出可能な解析方法を提供する。 - 特許庁

A system control part 60 controls the adjustable clock formation section 23 responding to the depth of a target position, and thereby the time length of each code is established.例文帳に追加

目標位置の深さに応じて、システム制御部６０が可変クロック生成部２３を制御することにより、各符号の時間長が設定される。 - 特許庁

To provide a data processor where a time stamp synchronized with the clock of an encoder can be added to a TS (Transport Stream)packet at low costs, and to provide a program and a recording medium.例文帳に追加

低コストでエンコーダのクロックと同期したタイムスタンプをＴＳパケットに付加することが可能なデータ処理装置、プログラムおよび記録媒体を提供する。 - 特許庁

When the received stream is a non-real-time stream read out of storage media 13, on the other hand, the frequency of the reproduction clock is set to a fixed value.例文帳に追加

一方、受信されたストリームが、蓄積メディア１３から読み出される非リアルタイムストリームである場合には、再生クロックの周波数は固定値に設定される。 - 特許庁

The cycle of a dot clock is slightly increased or decreased to form a signal wherein the number of pulses generated within a predetermined time is set to a predetermined number.例文帳に追加

ドットクロックの周期をわずかに増加もしくは減少させることで、所定時間内に発生するパルス数を所定数にした信号を生成する。 - 特許庁

To obtain an accurate PWM signal when a dot clock for setting the number of pulses of a reference signal to a predetermined number within a predetermined time is formed.例文帳に追加

所定時間内に基準信号のパルス数が所定数になるようなドットクロックを生成した場合に、正確なＰＷＭ信号を得ることを可能にする。 - 特許庁

Then, the image display unit regulates the delay time τ of the dot clock signal in a range of τ=0, 1 to 31 so that a predetermined index value V becomes the minimum.例文帳に追加

このとき、画像表示装置は、所定の指標値Ｖが最小となるように、ドットクロック信号の遅延時間τを、τ＝０，１，…，３１の範囲で調整する。 - 特許庁

Related to a slow operation function module, no design time is required for avoiding clock skew to reduce a non-overlap amount due to a large non-overlap amount.例文帳に追加

低速動作機能モジュールでは大きなノンオーバラプ量故に、ノンオーバラップ量を小さくするときのクロックスキュー回避のための設計時間が不用になる。 - 特許庁

Thereafter, that if the destination arrival time is largely deviated caused by a traffic phenomenon indicated by traffic information received by the VICS receiver 6, the amount of deviation time caused by the traffic phenomenon is indicated by the deviation time indicating figure 402 on the mock-clock figure 401 and also indicating the new estimated arrival time with the long hand and the short hand on the mock-clock figure 401 (b).例文帳に追加

その後、ＶＩＣＳ受信機６により受信した交通情報が示す交通事象を原因として、目的地到着予想時刻が大きく変化したならば、時計を模した時計図形４０１の短針と長針で新たな到着予想時刻を表示すると共に、時計図形４０１の文字盤上に、時間変化表示図形４０２によって交通事象による旅行時間の変化量を表示する（ｂ）。 - 特許庁

A digital camera 1 is provided with a time-measuring means that measures an elapsed time after an initial value is set and outputs a clock data, an imaging means that acquires a picture data showing an object, relates it to the clock data, and stores it in a recording medium, and a radiocommunication means to perform modulation/demodulation for radio data communication.例文帳に追加

ディジタルカメラ１は、初期値が設定されたときから経過した時間を計時することで時計データを出力する計時手段と、被写体を表す画像データを取得し時計データに関連付けて記録媒体に格納する撮像手段と、無線データ通信のための変復調処理をする無線通信手段とを備える。 - 特許庁

The clock supply circuit CS0 includes a fine adjustment delay stage circuit FC0 and a rough adjustment delay stage circuit CC0, and a phase difference measuring circuit RSM0 while the RSM0 controls a delay time TF0 of the FC0 and a delay time TC0 of the CC0 according to a phase difference between first and second operation clock signals COUT00, COUT01.例文帳に追加

クロック供給回路ＣＳ０は微調遅延段回路ＦＣ０と粗調遅延段回路ＣＣ０と位相差計測回路ＲＳＭ０を含み、ＲＳＭ０は第１と第２の動作クロック信号ＣOＵＴ００、０１の位相差に応答してＦＣ０の遅延時間ＴＦ０とＣＣ０の遅延時間ＴＣ０を制御する。 - 特許庁

The reproducing circuit 16, about the synchronization signal BS1, limits the passband to extract the clock CL by setting a shorter averaging time for the detection of signal variation point, and about the data signal BS2, does not limit the passband to extract the clock CL by setting the averaging time longer.例文帳に追加

この再生回路１６は、同期信号ＢＳ１については、通過帯域の制限を行ってから、信号変化点の検出のための平均化時間を短めに設定してクロックＣＬを抽出し、データ信号ＢＳ２については、通過帯域の制限を行わずに、平均化時間を長めに設定してクロックＣＬを抽出する。 - 特許庁

An transmission part 7 emitting wave of 600 to 800 mm or sound, a time setting part 6 for setting time of emitting the signal so as to drive the transmission part 7, a clock drive part 9 for driving a long and a short hands and a directional transmission antenna 12 are provided so that the clock can give the signal only to a desired person.例文帳に追加

６００〜８００ｍｍの電波又は音波を発する発信部７と、この発信部７を駆動するように信号を発する時刻設定のための時刻設定部６と、長短針を駆動する時計駆動部９と、指向性ある発信アンテナ１２とを備え、希望する人のみに波を当てることができる。 - 特許庁

The radio wave correcting device 2 of the radio wave correcting clock 1 has a radio wave correcting mechanism 30 for correcting the time of a clock body 10 according to the time information contained in standard radio wave JJY, and a display mechanism 50 for displaying the progress state of radio wave correction made by the radio wave correcting mechanism 30.例文帳に追加

電波修正時計１の電波修正装置２は、標準電波ＪＪＹ中に含まれる時刻情報に基づいて時計本体１０の時刻を修正する電波修正機構３０と、該電波修正機構３０による電波修正の進行状態を表示する表示機構５０とを有する。 - 特許庁

In an image processing arithmetic circuits 10 to 14, the resolution and gradation of inputted image data D are changed by prescribed arithmetic processing and a delay circuit 4 generates a plurality of delay signals having different delay time periods delayed by a time interval in a clock period from a reference clock signal CLK.例文帳に追加

画像処理演算回路１０〜１４において、入力される画像データＤの解像度及び階調が、所定の演算処理により変更され、遅延回路４により、基準クロック信号ＣＬＫから、クロック周期内の時間間隔で遅延された遅延時間の異なる複数の遅延信号が生成される。 - 特許庁

To provide a semiconductor device in which arriving time difference of clock can be suppressed between respective flip-flops, arriving time of a clock signal being inputted to the flip-flop can be shorted, and the flip-flop, other cell and normal signal line can be arranged efficiently on a semiconductor chip.例文帳に追加

本発明の課題は、各フリップフロップ間のクロック到達時間差を抑えることができ、フリップフロップに入力されるクロック信号のクロック到達時間を短縮することができ、半導体チップ上にフリップフロップ、その他のセル、及び通常信号線を効率的に配置することができる半導体装置を提供することである。 - 特許庁

Preferably, the recording reproducing device comprises a clock, and a recording is to be suitably stopped in association with a broadcasting ending time of the program to be indicated by the clock after acquiring the broadcasting ending time of the program indicated to be recorded by the program viewing information from an electronic program guide to be received via the public line network.例文帳に追加

好ましくは録画再生装置は時計を備え、公衆回線網を介して受信する電子番組ガイドから番組視聴情報によって録画を指示された番組の放送終了時刻を取得し、時計が番組の放送終了時刻を指示するにともない録画を終了することが好適である。 - 特許庁

At that time, to perform comparison to check whether deviation occurs and to more accurately calculate the two pieces of above time information of a fixed period, DMAC (direct memory access controller) transfer completion interruption to be used for PCM data transfer is used as a latching trigger of an internal reference clock counting part for reproducing a clock synchronized with a broadcasting station.例文帳に追加

その際、ズレが生じているかの比較の為、一定期間の上記２つの時間情報をより正確に求める為に、ＰＣＭデータ転送に用いるＤＭＡＣ転送完了割り込みを放送局に同期したクロックを再現する内部基準クロックカウント部のラッチ用トリガとして使用する。 - 特許庁

An hour value and a minute value of the internal clock of the parking fee adjustment machine 2 are set based on an hour value, a minute value, and a second value included in the time adjustment signal, and a second value of the internal clock of the parking fee adjustment machine 2 is set to zero in timing that the parking fee adjustment machine 2 receives the time adjustment signal.例文帳に追加

時刻合わせ信号に含まれる時値、分値および秒値に基づいて駐車料金精算機２の内部時計の時値および分値を設定し、駐車料金精算機２が時刻合わせ信号を受信したタイミングで駐車料金精算機２の内部時計の秒値をゼロに設定する。 - 特許庁

This system decides whether to execute service limit to a user based on a value obtained by calculating the level and direction of a time error between the system clock of a client terminal and the system clock of a server and the allowable value of the level and direction of a time error preliminarily set at the server side.例文帳に追加

上述のシステムにおいてユーザに対しサービス制限を行うか否かの判定を行う際に、クライアント端末のシステムクロックとサーバのシステムクロックとの時刻誤差の程度と方向を算出した値と、予めサーバ側で設定した時刻誤差に対する程度と方向の許容値に基づいた判定を行う。 - 特許庁

The auxiliary MCU 110 contains a timer 112 for dispatching a pulse signal at time intervals predetermined times longer than a synchronizing signal and a clock synchronizing signal monitor 115 for counting the number of pulse signals from the timer 112 and detecting the clock anomaly of the main MCU 100 by comparing the count value and the time intervals of the synchronizing signal.例文帳に追加

副ＭＣＵ１１０が、同期信号の所定倍の時間周期でパルス信号を発信するタイマ１１２と、タイマ１１２からのパルス信号を計数すると共に、計数値と同期信号の時間周期とを比較して主ＭＣＵ１００のクロック異常を検出するクロック同期信号監視部１１５とを備える。 - 特許庁