「Watchdog Timer」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

During the operation of a panel computer 1, a monitoring block 13 always monitors the state of the panel computer 1 over plural items and a watchdog timer 12a always monitors the abnormal operation of a CPU 11a.例文帳に追加

パネルコンピュータ１が動作中、モニタリングブロック１３は、パネルコンピュータ１の状態を、複数項目に渡って常時監視し、ウォッチドックタイマー１２ａは、ＣＰＵ１１ａの異常動作を常時監視している。 - 特許庁

To provide a watchdog timer circuit for preventing any malfunction from occurring even when both of a positive noise pulse and a negative noise pulse are imposed on an input clock signal, and any noise bursts in the middle of a circuit.例文帳に追加

入力クロック信号に正のノイズパルスおよび負のノイズパルスの両方がのっている場合や回路の途中にノイズが飛び込んだ場合にも、誤動作を起こすことのないウォッチドッグタイマ回路を提供する。 - 特許庁

When the transmission of the reset signal is stopped, overflow takes place in the watchdog timer 14, which respectively transmits an overflow detection signal to a power supply control section 15 and changeover sections 19a to 19c.例文帳に追加

リセット信号の送信が中止されると、ウォッチドッグタイマ１４にオーバフローが発生し、オーバフロー検出信号が電源制御部１５及び切替部１９ａ−１９ｃにそれぞれ送信される。 - 特許庁

While this panel computer 1 is in operation, a monitoring block 13 always monitors the state of the panel computer as to, for example, the internal temperature and a watchdog timer 12a always monitors an abnormal operation of a CPU 11a.例文帳に追加

パネルコンピュータ１が動作中、モニタリングブロック１３は、例えば、内部温度など、パネルコンピュータ１の状態を常時監視し、ウォッチドックタイマー１２ａは、ＣＰＵ１１ａの異常動作を常時監視している。 - 特許庁

By output of a watchdog timer monitoring malfunction of the microprocessor, selection of a flash ROM is forcibly disabled, the microprocessor is put into a sleep state, and clock supply to the microprocessor is stopped.例文帳に追加

マイクロプロセッサの異常を監視するウオッチドッグタイマの出力により強制的にフラッシュＲＯＭを非選択にし、またマイクロプロセッサをスリープ状態にし、またマイクロプロセッサへのクロック供給を停止する。 - 特許庁

In the power monitoring control circuit, when receiving from a supply voltage monitoring circuit 105 a signal representing an anomaly in the supply voltage of 3.3 V for operating the second control means 102, the first control means 101 outputs to the reset signal generation means 103 a watchdog timer control signal to disable a watchdog timer function and stop outputting reset signals.例文帳に追加

電源監視制御回路は、電源電圧監視回路１０５から第２制御手段１０２を稼働する電源３．３Ｖの電源電圧の異常を示す信号が入力された場合、第１制御手段１０１が、リセット信号生成手段１０３に対して、ウォッチドッグタイマ機能を無効とし、リセット信号を出力しないように制御するウォッチドッグタイマ制御信号を出力することを特徴とする。 - 特許庁

To provide an electronic control device capable of preventing loss of data due to simultaneous generation of writing processing in a memory and a reset processing by a watchdog timer to improve reliability of data conserved in the memory.例文帳に追加

メモリへの書込み処理とウォッチドッグタイマによるリセット処理とが同時に生じることによるデータの喪失を防止し、メモリに保存されるデータの信頼性を向上することができる電子制御装置を提供する。 - 特許庁

This timer circuit includes a watchdog timer 2 which outputs a time-out signal TO when time-out is carried out without any initialization by a computing processing device, and a determination circuit 3 counting the number of the outputted time-out signals TO and outputting a reset signal RST resetting the computing processing device when the count number reaches a fixed value.例文帳に追加

演算処理装置により初期化されずタイムアウトした場合にタイムアウト信号ＴＯを出力するウォッチドッグタイマ２と、タイムアウト信号ＴＯの出力回数をカウントし、カウント数が一定値に達した場合に、演算処理装置をリセットさせるリセット信号ＲＳＴを出力する判定回路３とを含む。 - 特許庁

To provide a task monitoring device capable of monitoring and controlling a task number or an execution step number required for analyzing a stop factor of a stopped task when detecting the stop of the task by a watchdog timer.例文帳に追加

ウオッチドックタイマによりタスクの停止を検出した際、停止したタスクの停止要因を解析するために必要とされるタスク番号あるいは実行ステップ番号を監視し、記録することのできるタスク監視装置を提供する。 - 特許庁

A microcomputer 60 measures the input stop period of a command signal, and when the input stop period reaches a setting time longer than a time interval outputted from a center device, the microcomputer 60 stops an output of a pulse signal to a watchdog timer 66.例文帳に追加

マイコン６０は、指令信号の入力停止期間を計測し、入力停止期間が、センタ装置２が出力する時間間隔よりも長い設定時間に達すると、ウォッチドッグタイマ６６へのパルス信号の出力を停止する。 - 特許庁

To provide an electronic apparatus preventing a forced reset by a watchdog timer during execution of a setting process of option ROM and automatically resetting a boot process even when the process related to the option ROM is stopped.例文帳に追加

オプションＲＯＭの設定処理の実行中にはウォッチドッグタイマによる強制リセットが行われず、かつオプションＲＯＭに関する処理の進行停止時であっても自動的に起動処理がリセットされる電子機器を提供する。 - 特許庁

When the CPU is recovered from the sleep mode, an inhibit_b signal 103 is generated when a differentiating circuit 101 detects a change point in the inhibit signal inhibit; a clear signal to the watchdog timer 202 is generated via an OR gate 104.例文帳に追加

ＣＰＵがスリープモードから復帰する際には、微分回路１０１により抑止信号inhibitの変化点を検出したときinhibit_b信号１０３を生成し、論理和ゲート１０４を経由してウォッチドッグタイマ２０２に対してクリア信号を生成する。 - 特許庁

While an image forming apparatus is in a sleep mode in which it stops the internal clocks of the CPU, a gate circuit 206 keeps the watchdog timer 202 from outputting reset signals in accordance with the inhibit signal inhibit205 output from the CPU.例文帳に追加

画像形成装置が、ＣＰＵの内部クロックを停止させるスリープモードに入っている間、ＣＰＵから出力される抑止信号inhibit２０５にしたがってゲート回路２０６によりウォッチドッグタイマ２０２からのリセット信号の出力を抑止する。 - 特許庁

A reset circuit includes a logic circuit receiving the alarm pulse of the watchdog timer 63 and a permission signal CTL indicating whether or not it is in a reset permission state, and outputting the alarm pulse as a reset signal when it is in the reset permission state.例文帳に追加

リセット回路は、ウォッチドッグタイマ６３の警報パルスと、リセット許可状態か否かを示す許可信号ＣＴＬとを受けて、リセット許可状態であれば警報パルスをリセット信号として出力する論理回路で構成されている。 - 特許庁

During the resetting, because the CPU 2 writes eta in an EEPROM 5 prior to the stop of the P-RUN signal, determination as to whether or not the watchdog timer 3 has been reset is made using data written in the EEPROM 5.例文帳に追加

リセット動作時には、ＣＰＵ２は、Ｐ−ＲＵＮ信号の停止前にＥＥＰＲＯＭ５にエータを書き込むので、ウォッチドッグタイマ３がリセット動作をしたかしないかの判定を、ＥＥＰＲＯＭ５に書き込んだデータを用いて判断する。 - 特許庁

A reset circuit is constituted of a logic circuit outputting the warning pulses as reset pulses when in a reset allowing condition by receiving the warning pulses of the watchdog timer 63 and allowing signals CTL showing whether in the reset allowing condition or not.例文帳に追加

リセット回路は、ウォッチドッグタイマ６３の警報パルスと、リセット許可状態か否かを示す許可信号ＣＴＬとを受けて、リセット許可状態であれば警報パルスをリセット信号として出力する論理回路で構成されている。 - 特許庁

To determine load of an operating system (OS) and to perform online-replace of a component to be replaced (a component with a fault indication, etc.) in a low-load time period in an information processing apparatus including a baseboard management controller for monitoring states by using a watchdog timer.例文帳に追加

ウォッチドッグタイマを用いて状態監視するベースボードマネジメントコントローラを有する情報処理装置において、ＯＳの負荷を判定し、負荷が低い時間帯に交換対象部品（障害予兆のある部品など）をオンライン交換させる。 - 特許庁

To correctly notify a failure due to a clock anomaly by preventing an erroneous determination indicating an anomaly in software on a processor according to a watchdog timer alarm, when a clock anomaly causes a malfunction of the processor.例文帳に追加

プクロック異常が原因でプロセッサの動作が異常になったとき、ウオッチドッグタイマ・アラームに基づくプロセッサ上のソフトが異常になったとの誤った判定を防止し、クロック異常による障害であることを正しく通報できる。 - 特許庁

The watchdog timer includes: a setting part which has a break setting bit; and a break control unit for instructing the debug module to perform break processing when the break setting bit is valid and the overflow signal is asserted.例文帳に追加

上記ウォッチドッグタイマは、ブレーク設定ビットを有する設定部と、上記ブレーク設定ビットが有効にされ、且つ、上記オーバーフロー信号がアサートされた場合に、上記デバッグモジュールにブレーク処理を指示するブレーク制御部とを含む。 - 特許庁

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control.例文帳に追加

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。 - 特許庁

To provide a motor driving device for a recording apparatus which can shorten the time required for determining a time-out without requiring special processing unlike a conventional watchdog timer and therefore can determine in a short time whether or not a failure has occurred.例文帳に追加

従来のウオッチドッグタイマのように特別な処理を必要とせずに、タイムアウト判定までの時間を短くすることができ、短時間で異常発生を判断することができる記録装置のモータ駆動装置を提供することを目的とする。 - 特許庁

After the performance of all the applications is ended, in the runaway monitoring processing of the entire system, whether or not the runaway monitoring timers of all the applications are less than a prescribed set value provided for each application is judged, and when they are less than the set value, the watchdog timer of the system is cleared.例文帳に追加

全アプリの実行終了後、システム全体の暴走監視処理において、全アプリの暴走監視タイマがそれぞれのアプリ毎に設けた所定の設定値未満であるかを判定し、設定値未満であれば、システムのウォッチドッグタイマをクリアする。 - 特許庁

Thus, since reset pulses are not output from the RST terminal of the watchdog timer IC 27 after the cancellation of the reset signals 22, reset processing of an MPU 28 is ended at once, and the MPU 28 is quickly started.例文帳に追加

よって、リセット信号２２の解除後に、ウォッチドッグタイマＩＣ２７のＲＳＴ端子からリセットパルスが出力されることはないので、ＭＰＵ２８のリセット処理を１回で終了させることができ、ＭＰＵ２８を迅速に立ち上げることができる。 - 特許庁

To provide a watchdog timer, which is installed in a system that requires initialization by CPU, recognizes that the CPU runs away when clear instructions to be continuously inputted from the CPU after the system is activated are not inputted even after a specified period of time passes without considering time for system initialization processing in the watchdog timer that outputs abnormal detection signals, and can securely detect CPU runaway when initializing the system.例文帳に追加

ＣＰＵによる初期化が必要なシステムに搭載され、上記システムの起動後に上記ＣＰＵから繰り返し入力されるクリア命令が、所定時間経過しても入力されないときに、上記ＣＰＵが暴走したと認識し、異常検知信号を出力するウオッチドッグタイマにおいて、システムの初期化処理に要する時間を考慮する必要がなく、しかも、システム初期化時におけるＣＰＵの暴走を確実に検出することができるウオッチドッグタイマを提供することを目的とするものである。 - 特許庁

A main control part 21 for centrally and integrally controlling a game operation is provided with a backup function of conserving the memory content of a RAM after the power source is shut down, and a watchdog timer circuit for compulsorily resetting a CPU unless clear pulses are received periodically.例文帳に追加

遊技動作を中心統括的に制御する主制御部２１には、電源遮断後もＲＡＭの記憶内容を保持するバックアップ機能と、定期的にクリアパルスを受けない限りＣＰＵを強制的にリセットするウォッチドッグタイマ回路と、が設けられる。 - 特許庁

To provide an image forming apparatus capable of detecting using a watchdog timer that a temperature detection subroutine is not performed normally while a CPU normally performs a main routine, and a method for detecting a CPU runaway of the image forming apparatus.例文帳に追加

ＣＰＵがメインルーチンを正常に実行している状況において，温度検出サブルーチンが正常に実行されていないことを，ウォッチドックタイマを用いて検知することのできる画像形成装置，及び画像形成装置のＣＰＵ暴走検知方法を提供すること。 - 特許庁

When the base of a transistor 74 is connected to the timing resistor terminal (pin #6) of a reset IC 71 including a watchdog timer on its inside and sold on the market, and an emitter resistor 73 of low resistance is connected between the emitter of the transistor 74 and a power supply, equivalent resistance more than about 100 times the resistance of the emitter resistor 73 is obtained.例文帳に追加

市販のウォッチドグタイマ内蔵リセットＩＣ71のタイミング抵抗端子（ピン＃６）にトランジスタ74のベースを接続し、エミッタと電源間に低抵抗のエミッタ抵抗73を接続することにより、エミッタ抵抗73の約１００倍以上の等価抵抗を得る。 - 特許庁

Thereby a runaway detection signal WDOUT outputted from a watchdog timer is connected to an initialization circuit 11, and at the time of inputting the signal WDOUT, the circuit 11 initializes the mode latch 14, outputting an address signal from the connection part 19.例文帳に追加

ウォッチドッグタイマの暴走検出信号ＷＤＯＵＴを初期化回路１１へ接続し、暴走検出信号ＷＤＯＵＴを入力したときに初期化回路１１がモードラッチ１４を初期化することにより、接続部１９からアドレス信号が出力される。 - 特許庁

A processor having a watchdog timer as an irregular detecting means comprises an identifying information adding means to add identifying information at every predetermined monitoring object range such as a predetermined processing loop or a predetermined data-waiting loop and a storage means to store the information of the predetermined monitoring object range into a predetermined memory not initialized by resetting the timer when producing the time-up of the timer.例文帳に追加

ウォッチドッグタイマを異常検出手段に有する演算処理装置において、所定の処理ループあるいは所定のデータ待ちループ等の所定の監視対象領域毎に識別情報を付与する識別情報付与手段と、所定の監視対象領域を監視しているウォッチドッグタイマがタイムアップしたときに、その所定の監視対象領域の識別情報をそのウォッチドッグタイマのリセットにより初期化されない所定のメモリに記憶させる記憶手段とからなる。 - 特許庁

In this pachinko game machine 1, the game operation is realized according to a control program stored in the interior of the machine, and on the other hand, when normal processing is not conducted according to the control program, a watchdog timer WDT functions to forcedly return the game operation to the initial state.例文帳に追加

装置内部に記憶された制御プログラムにしたがって遊技動作を実現する一方、前記制御プログラムにしたがった正常な処理がされなくなった場合には、ウォッチドッグタイマＷＤＴが機能して遊技動作を強制的に初期状態に戻すようにしたパチンコ機１である。 - 特許庁

When the system is rebooted or is reset, a CPU 1 reads out a clear pattern held in a register 7 in a watchdog timer 2 to determine whether it is reset from the system or is reset due to runaway of an executed program and boots the system so as to avoid rebooting of this task.例文帳に追加

ＣＰＵ１はシステムの起動時又はリセットされたときにウォッチドッグタイマー２内のレジスタ７に保持されたクリアパターンを読み出すことによりシステムからのリセットか実行するプログラムの暴走によるリセットかを判定し、暴走したタスクを再起動させないようにシステムの起動処理を行う。 - 特許庁

Abnormality in a control part 201 is detected by an input of a watchdog timer overflow (WDTOVF) signal to a safety device 203, and when the WDTOVF signal is inputted to the safety device 203, the safety device 203 outputs a low level signal to an AND circuit 202.例文帳に追加

制御部２０１の異常はウオッチドッグタイマオーバーフロー（ＷＤＴＯＶＦ）信号の安全装置２０３への入力により検知され、ＷＤＴＯＶＦ信号が安全装置２０３に入力されると、安全装置２０３はＬＯＷレベル信号をアンド回路２０２に出力する。 - 特許庁

When the sub CPU 20 fails, a reset processing is performed by a watchdog timer 22, and also the driving of an inhibit relay spare driving circuit 7 is allowed by an authorization circuit 8, thereby the main CPU 10 controls the inhibit relay spare diving circuit 7 and drives the inhibit relay 2.例文帳に追加

また、サブＣＰＵ２０の異常時にはウォッチドッグタイマ２２によってリセット処理を行うとともに許可回路８によってインヒビットリレー予備駆動回路７の駆動を許可することにより、メインＣＰＵ１０はインヒビットリレー予備駆動回路７を制御してインヒビットリレー２を駆動させることができる。 - 特許庁

The control program includes a first processing (ST1 to ST19) started corresponding to the power-on, and normally ending with the infinite loop processing (ST6) and a second processing repeatedly executed at intervals of 2 msec, wherein at the start timing of the first processing, the watchdog timer WDT is cleared.例文帳に追加

制御プログラムは、電源投入に対応して開始されて通常は無限ループ処理（ＳＴ６）で終わる第１処理（ＳＴ１〜ＳＴ１９）と、２ｍsec毎に繰り返し実行される第２処理とを含み、第１処理の当初のタイミングで、ウォッチドッグタイマＷＤＴをクリアする。 - 特許庁

An oscillation signal from an oscillator 2 is input to the counter COUa through an input pin of an I/O block IOa, and the sequentially divided oscillation signal is output to a watchdog timer 3 from the counter COUc through an output pin of an I/O block IOc as a counter clear signal.例文帳に追加

発振器２からの発振信号は、Ｉ／ＯブロックIOaの入力ピンを介してカウンタＣＯＵaに入力され、また、カウンタＣＯＵcからは、Ｉ／ＯブロックIOcの出力ピンを介して、順次分周された発振信号がカウンタクリア信号としてウォッチドッグタイマ３に出力される。 - 特許庁

The watchdog timer circuit 38 inputs one of parallel signals from a serial/ paralle converting circuit 33 as a kick signal 37, and decides that some abnormality occurs to a controller main body 10 and outputs a driver enable signal 39 if the kick signal 37 is not inputted any more.例文帳に追加

ウオッチドッグタイマ回路３８は、シリアル／パラレル変換回路３３からのパラレル信号のうちの１つの信号をキック信号３７として入力し、キック信号３７が入力されなくなるとコントローラ本体１０に何らかの異常が発生したと判定してドライバイネーブル信号３９を出力する。 - 特許庁

In a program to be executed immediately after a CPU 1 is power-on reset, when the output of a program run signal B to be output by a diagnostic program to a watchdog timer 2 is stopped, if a reset generation circuit 3 is normal, a reset pulse signal D is output from the reset generation circuit 3.例文帳に追加

ＣＰＵ１がパワーオンリセットした直後に実行されるプログラム内において、診断プログラムがウォッチドッグタイマ２に出力するプログラムラン信号Ｂの出力を停止させることにより、リセット発生回路３が正常であれば、リセット発生回路３からリセットパルス信号Ｄが出力される。 - 特許庁

The watchdog timer 3 is provided with a function control part 6 for inputting a monitor cancel signal from a change-over switch 4 through a third input terminal INC and outputting a function limit signal under a condition that the standby signal is outputted from the electronic control device 2.例文帳に追加

ウォッチドッグタイマ３は、切換スイッチ４から第３入力端子ＩＮＣを介して監視無効信号が入力され、且つ電子制御装置２からスタンバイ信号が出力されていることを条件として機能制限信号を出力する機能制御部６を備えている。 - 特許庁

By repeatedly outputting clear pulses to the watchdog timer circuit until the initial processing performed in a subcontrol part 23 upon the start of dc voltage supply is terminated, a standby processing ST5 which does not shift to subsequent processing is provided in the system reset processing in the main control part.例文帳に追加

直流電圧の供給開始に基づいてサブ制御部２３で実行される初期処理が完了するまで、ウォッチドッグタイマ回路に対して、クリアパルスを繰り返し出力することで、その後の処理に移行しない待機処理ＳＴ５を、主制御部のシステムリセット処理に設けた。 - 特許庁

When a task whose execution time is long is needed, the CPU occupation time caused by the task execution of the groups 4 and 5 is made shorter than countable time prepared by a watchdog timer 8 by arranging the task whose execution time is long in a low priority task group 6.例文帳に追加

実行時間の長いタスクが必要となった場合に、実行時間の長いタスクを低優先タスク・グループ６に配置することにより、高優先タスク・グループ４及び管理タスク・グループ５のタスク実行によるＣＰＵ占有時間を、ウォッチドック・タイマ８で用意されているカウント可能時間よりも短くする。 - 特許庁

When a task 2-i runs, the running of tasks 2-1 to 2-n and 2-i is discriminated by processing (i) for discriminating the running of tasks, a function is activated for outputting the pulse signal of a task 2-j, and a pulse signal as the reset signal of watchdog timer(WDT) 6 is outputted.例文帳に追加

タスク２−ｉが走行した場合、タスクの走行を判定する処理ｉにより、タスク２−１〜２−ｎ及び２−ｉが走行したことを判定し、タスク２−ｊのパルス信号を出力する機能を起動させ、ウオッチドッグタイマ６のリセット信号であるパルス信号を出力する。 - 特許庁

The system which has a power-saving mode and comprises a CPU, a DRAM, and a hard disk is reset even if the signal for instructing recovery is generated at the same time by turning off the power source after placing a watchdog timer in operation when the power-saving mode is selected.例文帳に追加

本発明では省電力モードが存在し、ＣＰＵ、ＤＲＡＭ、ハードディスクで構成されるシステムにおいて、前記省電力モード選択時にウォッチドッグタイマーを稼動させてから電源の遮断を行うようにすることで、もし同時に復帰指示の信号が発生した場合でもシステムにリセットがかかるようにする。 - 特許庁

Under the condition that the BIOS program 51 stored in a flash ROM 5 is set to use, when a system power is supplied, a watchdog timer 62 is started and, at the same time, the BIOS program 51 is started, and the boot block 512 and a BIOS main body 511 which are contained in the program are executed in this order.例文帳に追加

フラッシュＲＯＭ５に記憶されたＢＩＯＳプログラム５１を使用する設定になっている状態において、システム電源がオンになると、ウォッチドッグタイマ６２が起動されると共にＢＩＯＳプログラム５１が起動され、それに含まれるブートブロック５１２、ＢＩＯＳ本体５１１の順に実行される。 - 特許庁

When the first OS is not normally started, the watchdog timer is counted up, the computer system is restarted and the boot loader starts a second OS in the external storage device.例文帳に追加

外部記憶装置と主メモリとウォッチドッグタイマとを備え、第１のＯＳファイル更新時主メモリに格納されているブートローダによってウォッチドッグタイマがスタートされ、第１のＯＳが正常に立ち上がらない時、ウォッチドッグタイマがカウントアップして計算機システムを再起動させ、ブートローダが外部記憶装置内の第２のＯＳを起動させる。 - 特許庁

A watchdog timer 63 has a self traveling oscillating section outputting warning pulses in a predetermined period in a self traveling condition and an avoiding input section resetting the movement of the self traveling condition of the self traveling oscillating section into an initial condition when receiving avoiding signals from the MSB of a counter prior to the output timing of the warning pulses.例文帳に追加

ウォッチドッグタイマ６３は、自走状態では所定周期で警報パルスを出力する自走発振部と、警報パルスの出力タイミング以前に、カウンタのＭＳＢから回避信号を受けると自走発振部の自走状態の動作を初期状態に戻す回避入力部とを有して構成される。 - 特許庁