「arithmetic data」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

An ion implantation device 15 implants ions into the wafer on the basis of the data on the dosage computed by the arithmetic unit.例文帳に追加

イオン注入装置１５は、前記演算装置により演算されたドーズ量のデータに基づき、前記ウェハにイオンを注入する。 - 特許庁

The computer 10 records the measurement data, performs arithmetic processing, and displays it on a display 121 as an effective control index.例文帳に追加

コンピュータ10では計測データを記録すると共に、演算処理等を行って有効な管理指標としてディスプレイ12に表示する。 - 特許庁

An image signal arithmetic unit 111 generates a plurality of different field images from each of field images constituting the image data.例文帳に追加

画像信号演算部１１１は、画像データを構成する各々のフィールド画像から複数の異なるフィールド画像を生成する。 - 特許庁

Also, each of the plurality of PE2(7) performs an arithmetic operation to data stored in the plurality of corresponding SRAMs2.例文帳に追加

また、複数のＰＥ２（７）のそれぞれは、対応する複数個のＳＲＡＭｓ２に格納されるデータに対して演算を行なう。 - 特許庁

The three-dimensional data processing apparatus 1 includes a storage part 11, an arithmetic processing part 12, a display part 13, and an input part 14.例文帳に追加

三次元データ処理装置１は、記憶部１１と、演算処理部１２と、表示部１３と、入力部１４とから構成される。 - 特許庁

To provide an arithmetic circuit wherein the delay from input of a calculated data to output of a calculation result can be reduced as much as possible.例文帳に追加

被演算データの入力から、演算結果の出力までの遅延を極力小さくした演算回路を提供する。 - 特許庁

A controller is coupled to the ALU and the register file, and in response to a mode control signal requesting the arithmetic operations, selects one of the plurality of arithmetic circuits, controls data accesses between the register file and the ALU, and thereby sets sharing of the register file by the arithmetic circuits.例文帳に追加

コントローラは、ＡＬＵおよびレジスタファイルに結合され、算術演算を要求するモード制御信号に応答して、複数の算術回路の１つを選択し、レジスタファイルとＡＬＵとの間でデータアクセスを制御し、それによりレジスタファイルが算術回路によって共用されるようにする。 - 特許庁

The correction arithmetic circuit 14 calculates a pressure quantity detection value corresponding to the detection signal Sd in the temperature compensated state by arithmetic processing based on digital data from an A/D conversion circuit 9 and the correction coefficients applied from the EPROM 13 through the weighting arithmetic 15.例文帳に追加

補正演算回路１４は、Ａ／Ｄ変換回路９からのデジタルデータ及びＥＰＲＯＭ１３から重み付け演算回路１５を介して与えられる補正係数に基づいた演算処理により、検出信号Ｓｄに応じた圧力量検出値を温度補償した状態で算出する。 - 特許庁

To provide a dual system arithmetic processing unit and a dual system arithmetic processing method, which enable automatic restoration using immediately preceding normal arithmetic data by means of a memory verification controller retry function when comparative mismatching between two systems occurs due to a temporary disturbance.例文帳に追加

メモリ照合コントローラリトライ機能を利用して、一時的な外乱による両系比較不一致が生じた際に、直前の正常な演算データを用いて自動復旧させることを可能にする２重系演算処理装置及び２重系演算処理方法を提供する。 - 特許庁

Further a controller is coupled to the ALU and the register file, the controller selecting one of the plurality of arithmetic circuits in response to a mode control signal requesting an arithmetic operation and for controlling data access between the register file and the ALU and whereby the register file is shared by the arithmetic circuits.例文帳に追加

コントローラは、ＡＬＵおよびレジスタファイルに結合され、算術演算を要求するモード制御信号に応答して、複数の算術回路の１つを選択し、レジスタファイルとＡＬＵとの間でデータアクセスを制御し、それによりレジスタファイルが算術回路によって共用されるようにする。 - 特許庁

A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加

強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁

As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.例文帳に追加

本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁

An image-processing device conducts compression processing to make data smaller in data size since an image layer which stands apart, by two layers or below, in the descending direction from a layer (attention layer) in which alpha blend arithmetic processing is made, is not necessary to the alpha blend arithmetic processing of the attention layer.例文帳に追加

本発明の画像処理装置では、アルファブレンド演算処理が行なわれている層（注目層）から下位方向に２層以下のイメージ層は、当該注目層のアルファブレンド演算には必要ないので圧縮処理を行なってデータサイズを縮小する。 - 特許庁

The 1st shifter 24 shifts the arithmetic data to the right by a shift quantity corresponding to its absolute value when supplied with the scale factor with negative value and shifts the arithmetic data to the left by the shift quantity corresponding to the absolute value when supplied with the scale factor with positive value.例文帳に追加

第１シフタ２４は、負値のスケールファクタが与えられたときは、その絶対値に相当するシフト量で演算データに対して右シフトを行い、正値のスケールファクタが与えられたときは、その絶対値に相当するシフト量で演算データに対して左シフトを行う。 - 特許庁

In this CRC code arithmetic circuit 10 for operating a CRC code from 4-byte parallel data having a residual part at the last stage, a 4-byte parallel CRC code arithmetic circuit 2 operates in parallel the CRC code from 4-byte parallel data other than the last stage.例文帳に追加

最終段に余り部分を有する４バイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路１０であって、４バイトパラレルＣＲＣ符号演算回路２は、最終段以外の４バイトパラレルデータからＣＲＣ符号をパラレルで演算する。 - 特許庁

User data are input from a host to an EDC (Error Detection Code) arithmetic circuit 101, and addition of EDC by an EDC circuit 101 and scramble processing by a scrambling arithmetic circuit 102 are performed by transferring data between those circuits not through a memory 103.例文帳に追加

ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力され、ＥＤＣ回路１０１によるＥＤＣの付加と、スクランブル演算回路１０２によるスクランブル処理が、メモリ１０３を介することなく、これら回路間でデータの授受を行って実行される。 - 特許庁

In this navigation system, the audio part 4 reads the navigation data for the recording medium from the recording medium D to process the map data needed for the vehicle travel supporting process and transmit it to the navigation arithmetic part 2 in response to the demand of the navigation arithmetic part 2.例文帳に追加

このナビゲーションシステムにおいて、オーディオ部４は、ナビゲーション演算部２からの要求に応じて、記録媒体Ｄから記録媒体用ナビゲーションデータを読み込んで車両走行支援処理に必要な地図データに加工してナビゲーション演算部２に送信する。 - 特許庁

When arithmetic decoding processing using context is performed on a block of uncompressed data, by holding a context value immediately before performing arithmetic encoding processing using context on the block of uncompressed data, a certain processing time can be guaranteed.例文帳に追加

非圧縮データのブロックに対してコンテキストを用いた算術復号処理を行う場合、非圧縮データのブロックに対してコンテキストを用いた算術符号化処理を行う直前のコンテキスト値を保持することにより、一定の処理時間を保証することができる。 - 特許庁

An arithmetic circuit 127 applies an arithmetic operation to the pixel data of the target pixel of the HD signal by using an estimation equation from data xi of a tap corresponding to the target pixel of the HD signal extracted selectively by the SD signal by a tap selection circuit 121 and coefficient data wi read from the coefficient memory 134 by the class code CL.例文帳に追加

演算回路１２７で、タップ選択回路１２１でＳＤ信号より選択的に取り出された、ＨＤ信号の注目画素に対応するタップのデータｘｉと、係数メモリ１３４よりクラスコードＣＬで読み出された係数データｗiとから、推定式を使用して、ＨＤ信号の注目画素の画素データを演算する。 - 特許庁

This processor is provided with a plurality of processor elements 3a, provided with a plurality of registers 31b which store data to be subjected to arithmetic processing and also data that have been subjected to arithmetic processing, a data transfer bus 41d connected to each of the elements 3a, and register controllers 31a, giving a read or write signal to the registers 31b.例文帳に追加

演算処理されるデータを保持するとともに演算処理されたデータを保持するレジスタ３１ｂを複数備える複数のプロセッサエレメント３ａと、プロセッサエレメント３ａそれぞれに接続されるデータ転送バス４１ｄと、リード信号或いはライト信号をレジスタ３１ｂに与えるレジスタコントローラ３１ａと、を備える。 - 特許庁

A control unit comprises a conventional clock, a data memory, an arithmetic unit, an operation mode input unit to the arithmetic unit, an output unit to an air conditioner unit and a display unit, and is further provided with a data table and an input unit to the data table so that various power usage patterns using a timer can be developed.例文帳に追加

前記制御ユニットが、従来のクロックと、データメモリーと、演算部と、前記演算部への運転モード入力部と、前記空気調和ユニットへの出力部と、表示部とに加え、データ表と、前記データ表への入力部と、から構成されたため、タイマーを用いたさまざまな電力使用パターンの展開が可能となる。 - 特許庁

An SIMD type processor comprises: a plurality of processor elements 3a which include a plurality of registers 31b each for holding data subjected to arithmetic processing and holding data with which arithmetic processing has been performed; data transfer buses 41d connected to the processor elements 3a, respectively; and a register controller 31a which gives read signals or write signals to the registers 31b.例文帳に追加

演算処理されるデータを保持するとともに演算処理されたデータを保持するレジスタ３１ｂを複数備える複数のプロセッサエレメント３ａと、プロセッサエレメント３ａそれぞれに接続されるデータ転送バス４１ｄと、リード信号或いはライト信号をレジスタ３１ｂに与えるレジスタコントローラ３１ａと、を備える。 - 特許庁

A processor element 101 includes: a logic cell 300 for carrying out prescribed logic arithmetic processing to generate data; a cross connect switch 301 for carrying out arrangement, copying and inversion processing of the data from the logic arithmetic means on the basis of second setting information to generate data, and a selection unit 302.例文帳に追加

プロセッサセレメント１０１は、所定の論理演算処理を行ってデータを生成するロジックセル３００と、第２の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ３０１と、選択ユニット３０２と、を有している。 - 特許庁

The interpolation arithmetic part 13 extracts the data of entire animation and the data of partial animation respectively from an entire animation storage part 14 and a partial animation storage part 15, successively carries out interpolation arithmetic under the output of a timer, generates new animation data and outputs them on an animation display part 20.例文帳に追加

補間演算部１３は全体アニメーション記憶部１４および部分アニメーション記憶部１５からそれぞれ全体のアニメーションのデータおよび部分アニメーションのデータを取り出し、タイマの出力の下、順次に補間演算を実行して、新たなアニメーションデータを生成し、アニメーション表示部２０に出力する。 - 特許庁

To investigate a cause of a fault at an early stage by referring to data when the respective pieces of data from two arithmetic means that performs the same arithmetic processing in synchronization are mismatched later in a bus synchronized duplex microcomputer that determines operation abnormality by comparing the respective pieces of data and controls output to a controlled object.例文帳に追加

同一演算処理を同期して行う２個の演算手段からの各データを比較して動作異常を判断し、制御対象への出力制御するバス同期２重系マイクロコンピュータにおいて、上記各データが不一致のときのデータを後から参照して故障の原因を早期に究明する。 - 特許庁

An image processing system 100 comprises: a plurality of arithmetic processing devices; and a management device 1 which divides a conversion process of a plurality of page data relevant to one job into a plurality of tasks and distributes the same into the plurality of the arithmetic processing devices.例文帳に追加

画像処理システム１００は、複数の演算処理装置と、１個のジョブに係る複数のページデータの変換処理を複数のタスクに分割して複数の演算処理装置に分配する管理装置１とを備える。 - 特許庁

To provide a reproducing device which can satisfactorily perform arithmetic operation of signal separation and can improve quality of reproduced data by preventing influence of a noise included in a reproduced signal on channel estimation arithmetic operation.例文帳に追加

再生信号に含まれるノイズによるチャネル推定演算への影響を防止して、信号分離の演算処理を良好に行うことができ、再生データの品質向上を図ることのできる再生装置を提供する。 - 特許庁

A nonlinear function contained as an element in the arithmetic expression N is polynomially approximated (S180), and the arithmetic expression N is converted to an approximate polynomial expression F of a variable X={x1, ..., xm} corresponding to each input data (S190).例文帳に追加

また、演算式Ｎが要素に有する非線形関数を多項式近似し（Ｓ１８０）、演算式Ｎを、各入力データに対応する変数Ｘ＝｛ｘ１，…，ｘｍ｝の近似多項式Ｆに変換する（Ｓ１９０）。 - 特許庁

The matrix arithmetic operation part 24 supplies the optimum solution that the arithmetic operation result decision part 25 selects to the image output device 12 as output image data and reproduces the color of the object by color mixture of each primary color for each pixel.例文帳に追加

マトリクス演算部２４は、演算結果判定部２５が選択した最適解を、出力画像データとして画像出力装置１２に供給し、画素ごとに各原色の混色により被写体の色を再現させる。 - 特許庁

An electronic circuit having a hardware constitution corresponding to a prescribed arithmetic operation for authentication set in the IC of an IC card 3 performs an arithmetic operation for authentication by using a password and data generated at random by an authentication device 6.例文帳に追加

ＩＣカード３のＩＣに設けられた所定の認証用演算に対応したハードウェア構成を持つ電子回路で、暗証番号と認証装置６でランダムに生成したデータとを用いて認証用演算を行う。 - 特許庁

Therefore, the data transfer can be performed from the external memory to the I/O bank 16 in parallel to arithmetic processing by the plurality of PEs 13, so that the PEs 13 can efficiently perform arithmetic processing.例文帳に追加

したがって、複数のＰＥ１３に演算処理を行なわせるのと並行して、外部メモリからＩＯバンク１６にデータ転送を行なわせることができ、ＰＥ１３が効率的に演算処理を行なうことが可能となる。 - 特許庁

There is provided a decoding device for performing arithmetic decoding for input coded data by using a state variable that represents the state of arithmetic decoding processing and a context variable that represents the probability state of a symbol.例文帳に追加

算術復号処理の状態を表す状態変数、及び、シンボルの確率状態を表すコンテキスト変数を用いて、入力された符号化データに算術復号を行う復号装置が提供される。 - 特許庁

To provide an arithmetic processing unit and an arithmetic processing method which allows for scaling with optimum quantization error without causing data saturation, when a frequency domain signal after FFT is represented by a predetermined number of bits.例文帳に追加

ＦＦＴ後の周波数ドメイン信号を所定のビット数で表す際に、データの飽和を起こさず最適な量子化誤差となるようにスケーリングすることができる演算処理装置および演算処理方法を提供する。 - 特許庁

Each of arithmetic processing parts (172 to 174) performs the arithmetic processing for controlling respective members constituting interchangeable lens 200 based on image data generated by an imaging part 110 and status information of the members.例文帳に追加

各演算処理部（１７２乃至１７４）は、撮像部１１０により生成された画像データと、交換レンズ２００を構成する各部材の状態情報とに基づいて各部材を制御するための演算処理を行う。 - 特許庁

An arithmetic processing means 3 performs at least one of display and storage of the current position information data received and input event information when receiving the event information from an arithmetic processing means 3 and the conversion box 2.例文帳に追加

演算処理手段３変換ボックス２からイベント情報が入力された時に、変換回路５からの現在位置情報データと入力イベント情報とを対応付けて表示及び記憶の少なくとも一方を行う。 - 特許庁

A schedule processing section 260 generates an arithmetic schedule for carrying out LDPC arithmetic operations preferentially using a likelihood with high reliability on the basis of the reliability of the likelihood of each of the binary data obtained by the detection section 220.例文帳に追加

スケジュール処理部２６０は、検波部２２０で求められる各バイナリデータの尤度値の信頼度に基づいて、信頼度の高い尤度値を優先的に用いたＬＤＰＣ演算を行う演算スケジュールを作成する。 - 特許庁

To provide an industrial controller for detecting and correcting any bit error in the case of the arithmetic operation of numeric data in response to every arithmetic command in a real time with simple configurations by an industrial controller.例文帳に追加

本発明は、産業用コントローラにおいて、シンプルな構成で、数値データの演算時のビットエラーを演算命毎にリアルタイムで検出・訂正することが可能な産業用コントローラを提供することを目的とする。 - 特許庁

Data with a N bit width embedded in an instruction as an immediate are converted into a floating point number with a F bit width by a converting circuit 130, and defined as an arithmetic object by an arithmetic unit 140 of the floating point number.例文帳に追加

命令中に即値として埋め込まれたＮビット幅のデータは変換回路１３０によりＦビット幅の浮動小数点数に変換され、浮動小数点数の演算器１４０による演算対象となる。 - 特許庁

The measuring unit 22 then transmits a measurement signal, in which ID data indicating that the measurement was made in response to the received synchronizing signal, channel data and identification data are appended to measurement data measured this way, to the arithmetic unit 21 through the transmitter/receiver 27.例文帳に追加

そして、計測ユニット２２は、受信した同期信号に対応して計測したことを表すＩＤデータ、チャンネルデータおよび識別データを計測した計測データに付加した計測信号を送受信機２７を介して演算ユニット２１に送信する。 - 特許庁

To provide an input method of a data base, by which data is loaded at a high speed in the data base with indexes the index values of which are guided from plural items of key items by a prescribed system, including arithmetic operations, even in the case of a large amount of data.例文帳に追加

インデックス値がキー項目の複数の項目から演算を含む所定の方式により導出されるようなインデックスのデータベースに対して、大量のデータであっても高速にデータをロードできるデータベースの入力方法を提供する。 - 特許庁

The transmission side conducts arithmetic processes to position data of a plurality of points on a route to convert them into data having variation statistically, and code the data into variable length to be provided as compression data to the receiving side.例文帳に追加

送信側は、経路の情報を要求した受信側に対して、経路の上に並ぶ複数の地点の位置データに算術加工を施して統計的に偏りを持つデータに変換し、このデータを可変長符号化して得られた圧縮データを提供する。 - 特許庁

A processor 20 carries out an initialization procedure for exchanging specific signals before data communication is performed, and a complex arithmetic circuit 35 multiplies the transmission data of the same carrier by gain compensation data and phase angle compensation data which are prepared for each sub-carrier.例文帳に追加

プロセッサ２０がデータ通信前に特定信号を交換するイニシャライズ手順を実行し、複素演算回路３５がサブキャリア単位で用意されたゲイン補償データ及び位相角補償データを同一サブキャリアの送信データに対して乗算する。 - 特許庁

A control section 32d sets reception size information indicating the reception data size of the composite contents based upon the remaining data size so that the reception data size of the composite contents become smaller and smaller as the remaining data size computed by the arithmetic section 32c computes becomes smaller and smaller.例文帳に追加

制御部３２ｄは、演算部３２ｃが演算した残りデータサイズが少なくなるほど複合コンテンツの受信データサイズが小さくなるように、複合コンテンツの受信データサイズを示す受信サイズ情報をその残りデータサイズに基づいて設定する。 - 特許庁

The data input/arithmetic circuit 133 inputs 1st and 2nd data when the clock signal rises and falls, and sends out the 1st data out to one internal bus line and the 2nd data to the other internal bus line in response to an AC-converted signal.例文帳に追加

データ取込・演算回路１３３では、クロック信号の立ち上がりと立下りで各々第１・第２のデータを取り込み、交流化信号に基づき第１のデータを内部バスラインの一方に送出し、第２のデータを内部バスラインの他方に送出する。 - 特許庁

To simplify the preparation method for input data necessary for prepar ing a line data for a train schedule, simplify the arithmetic processing method for data preparation, simplify the display method for the line data, and satisfy the physical restriction for being established as the train schedule.例文帳に追加

列車ダイヤのスジデータの作成に必要な入力データの作成方法の簡易化、データ作成の演算処理方法の簡略化、スジデータの表示方法の簡易化を図り、同時に列車ダイヤとして成立するための物理的制約を満足させる。 - 特許庁