「array test」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

On the surface of a test medium 32 fed onto a subplaten 12, a test pattern consisting of an array of a plurality of ink dots is printed with ink drops ejected from nozzles arranged on the lower surface of an ink jet head 20 using a subprint means 60.例文帳に追加

サブプラテン１２上に供給されたテストメディア３２表面に、サブプリント手段６０を用いて、インクジェットヘッド２０下面に並ぶノズルから噴射させたインク滴により、複数のインクのドットの配列からなるテストパターンをプリントする。 - 特許庁

A self-test circuit built-in semiconductor memory 20 comprises a semiconductor substrate, a memory cell array 30 formed on the semiconductor substrate, testing circuits 50, 54 provided on the semiconductor substrate, storing a program, testing a memory cell array conforming to the stored program, and outputting a test result, and a controller 52 provided on the semiconductor substrate and rewriting the contents of programs stored in the test circuits 50, 54.例文帳に追加

自己テスト回路内蔵半導体記憶装置２０は、半導体基板と、半導体基板上に形成されたメモリセルアレイ３０と、半導体基板上に設けられ、プログラムを記憶して記憶されたプログラムにしたがってメモリセルアレイのテストを行ない、テスト結果を出力するためのテスト回路５０，５４と、半導体基板上に設けられ、テスト回路５０，５４に記憶されるプログラムの内容を書き換えるためのコントローラ５２とを含む。 - 特許庁

Immediately after an ink discharge test by a single body of a head 1, a protecting film 10 is attached to a surface 1a of the head 1 to cover the discharge nozzles 2a of a nozzle array 2.例文帳に追加

ヘッド１単体でのインク吐出テストの直後に、ヘッド１の表面１ａに、ノズル列２の吐出ノズル２ａを覆うように保護フィルム１０を貼付する。 - 特許庁

The resulting array of probes is used to analyze the presence or test the activity of one or more target molecules which specifically interact with the probes.例文帳に追加

作成したプローブのアレイを用い、プローブと特異的に相互作用する１つまたはそれ以上の標的分子の存在を分析するか、または活性を試験する方法。 - 特許庁

Since the sensor array in which the plurality of sensors are disposed is provided, a profile of exhalation of the subject (or the test animal) by the amount and the kind of each component in the exhalation can be acquired.例文帳に追加

複数のセンサを配設したセンサアレイを備えていることで、呼気中の成分の量と種類による被験者（又は被験動物）の呼気のプロファイルを得る。 - 特許庁

To provide a ferroelectric memory in which a test of a rewriting characteristic of a ferroelectric memory can be efficiently performed without remarkably shortening a lifetime of a main body memory cell array.例文帳に追加

強誘電体メモリの書換え特性の検査を、本体メモリセルアレイの寿命を著しく縮めること無く効率的に行える強誘電体メモリ装置を提供する。 - 特許庁

To provide a method for biochemical testing by which the number of biochemical substances contained in a test sample can be tested from a detected value of fluorescent intensity for each probe array element.例文帳に追加

各プローブアレイ要素ごとの蛍光強度の検出値から被検サンプルに含まれる生化学的物質の数量を検査し得る生化学的検査方法を提供すること。 - 特許庁

The disk array control part 9 receives an instruction of the data test part 6 and executes a read instruction for its address of a magnetic disc device 11 through a magnetic disc control part 10.例文帳に追加

ディスクアレイ制御部９は、データテスト部６の命令を受け、そのアドレスに対して磁気ディスク制御部１０を介し、磁気ディスク装置１１に読み出し命令を実行する。 - 特許庁

The arrangement of the plurality of unit array wiring lines 21 and 22 by partially overlapping with each other can improve the arrangement density of the devices under test 11 and 12.例文帳に追加

複数の単位アレイ配線２１，２２どうしを部分的に重ね合わせて（オーバーラップさせて）配置することにより、被測定素子１１，１２の配置密度を高めることが可能となる。 - 特許庁

An internal bus IB is connected with a self diagnostic circuit, to perform a self diagnostic test by each physical area which is a basic area being in the physical space of a memory cell array 11.例文帳に追加

内部バスＩＢが自己診断回路に接続されており、メモリセルアレイ１１の物理空間における基本領域である物理領域ごとに自己診断試験が行われる。 - 特許庁

To provide a system that simulates a propagation environment close to a real environment in order to conduct a connection test between a base station with an adaptive array antenna mounted thereon and a mobile station.例文帳に追加

アダプティブアレイアンテナを搭載した基地局と移動局との接続試験を行うために、実環境に近い様々な伝搬環境を模擬する装置を提供する。 - 特許庁

An inkjet image forming device records a test pattern 901 composed of a plurality of lines running along a nozzle array, at least one end positions of the lines being shifted in increments of one unit amount, using a first line recording head 202.例文帳に追加

第１のライン記録ヘッド２０２で、少なくとも一端の位置が単位量ずつ変化する、ノズル列に沿った複数のラインからなるテストパターン９０１を記録する。 - 特許庁

A technique for verifying the sensor elements of the eddy current array probe after a permanent or semi-permanent installation so as to face the test structure is also provided.例文帳に追加

更に、検査対象構造体に対向して恒久的又は半恒久的に設置された後、渦電流アレイプローブのセンサ要素を検証するための技法を提供する。 - 特許庁

The resulting array of probes is used to analyze the presence or test the activity of one or more target molecules specifically interacting with the probes.例文帳に追加

得られるプローブのアレイを使用してそのプローブと特異的に相互作用する標的分子１種またはそれ以上の存在を分析するか、または活性を試験する。 - 特許庁

A latch on a scan chain holding programming information for each eFuse is used in order to encode and preserve array redundant data from each test in the same eFuse bank.例文帳に追加

各テストからのアレイ冗長性データを同じ eFuse バンクにおいてエンコードおよび保存するために、各eFuse に対するプログラミング情報を保持するスキャン・チェーン上のラッチが使用される。 - 特許庁

This semiconductor memory is provided with a memory cell array divided into plural memory mats, a memory mat selecting circuit 71 selecting a memory mat to be activated, and a burn-in test mode detecting circuit 76 generating a burn-in test mode detecting signal BI being made an active state when a burn-in test is performed.例文帳に追加

本発明の半導体記憶装置は、複数のメモリマットに分割されたメモリセルアレイと、活性化されるメモリマットを選択するメモリマット選択回路と、バーンイン試験が実施される場合に活性状態となるバーンイン試験モード検出信号ＢＩを生成するバーンイン試験モード検出回路７６を備える。 - 特許庁

The contactor for semiconductor element test is provided with the pogo pin which is equipped with a contact pad part made of an electrical conductive rubber and a spring formed under part of the contact pad part, and a pogo pin array which is mounted in plural number with the pogo pin, and a housing fixing the pogo pin array.例文帳に追加

伝導性ゴム材質のコンタクトパッド部と、コンタクトパッド部の下部に形成されたバネと、を備えるポゴピン、及び、かかるポゴピンが複数配置されたポゴピンアレイと、ポゴピンアレイを固定するハウジングと、を備える半導体素子テスト用コンタクターである。 - 特許庁

To provide a calibration device for array type magnetic flaw detection equipment capable of calibrating easily sensitivity of an individual magnetic sensor for a micro-fine defect of a running thin steel sheet, in the array type magnetic-field test equipment, and a calibration method therefor.例文帳に追加

本発明は、アレイ型磁気探傷装置において、走行中の薄鋼板の微小欠陥に対する個々の磁気センサの感度校正が容易に行えるアレイ型磁気探傷装置の校正装置、及びその校正方法を提供することを目的とする。 - 特許庁

A combination comprises a surface, which comprises a plurality of test regions, at least two of which, and in a preferred embodiment, at least twenty of which, are substantially identical, wherein each of the test regions comprises an array of generic anchor molecules.例文帳に追加

本発明の組合せには、多数の試験領域、少なくとも2つ、そして、好ましい実施態様では、少なくとも20の実質的に同一の試験領域を含む表面であり、各試験領域には包括的アンカー分子のアレイが含まれる。 - 特許庁

A plurality of first test terminals to which first test signals required in addition to testing image signals for display tests are supplied, are arranged on the end of the array of the plurality of external circuit connection terminals in the projected area.例文帳に追加

更に、張出領域において複数の外部回路接続端子の配列の端に配置されており、表示検査のために検査用画像信号以外に必要となる第１検査信号が供給される複数の第１検査端子を備える。 - 特許庁

Thereby, a redundant cell array region 106 being not used at the time of a test can be used effectively, not only initial fault caused in a test but one part of accidental fault and abrasion fault caused in a user can be relieved.例文帳に追加

このことにより、検査時に使用されなかった冗長セルアレイ領域１０６を有効に活用でき、検査において発生する初期故障だけでなく、ユーザにおいて発生する偶発故障や磨耗故障の一部を救済することができる。 - 特許庁

This semiconductor storage 1000 is provided with a test mode setting circuit 6 which receives an external signal and can set plural test modes in serial, a voltage generating circuit 8, a column system control circuit 10, a row system control circuit 12, and a memory cell array 14.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けて複数のテストモードをシリアルに設定することが可能なテストモード設定回路６、電圧発生回路８、コラム系制御回路１０、ロウ系制御回路１２、およびメモリセルアレイ１４を備える。 - 特許庁

In a step of inspecting the presence or the absence of the short-circuit failure between the array substrate and the opposite substrate, a test voltage is applied to the sensor wiring through the sensor pad from the outside of the display panel.例文帳に追加

アレイ基板と対向基板との間の短絡不良の有無を検査する工程では、表示パネルの外部からセンサパッドを通じてセンサ配線に対してテスト電圧を印加する。 - 特許庁

During the burn-in test operation a word line selecting means 605 logically combines the signals to be impressed to the first to third pins A0 to A2 to selectively activate a plurality of word lines of a memory array 601.例文帳に追加

ウェハバーンインテスト時、ワードライン選択手段605 が第１乃至第３ピンA0〜A2に印加される信号を論理組合してメモリセルアレイ601 の複数本のワードラインを選択的に活性化させる。 - 特許庁

To provide a simple, low-cost, and precise signal generator which can generate various test signals over a high-frequency region for testing the signal receiving performance of an array antenna or the like.例文帳に追加

アレイアンテナの受信性能などを試験するために高周波領域にわたって多様な試験信号を発生できる簡易・安価・高精度の信号発生装置を提供する。 - 特許庁

To solve the problem that the layout area of the peripheral circuit of a pixel array part is increased when protection diodes as many as wires and test switches as many as rows or columns are mounted on a panel.例文帳に追加

配線数に対応した数の保護ダイオードや、行数分あるいは列数分のテストスイッチをパネル上に搭載すると、画素アレイ部の周辺回路のレイアウト面積が増大する。 - 特許庁

In a test mode, a data transmission period can be set shorter than that at the time of normal data read-out operation and a test time of read-out data in a test mode can be shortened by controlling each of latch circuits of N pieces of an output circuit by a latency setting circuit to be operable, and outputting read-out data from a memory array.例文帳に追加

テストモードにおいて、出力回路のＮ個のラッチ回路の各々をレイテンシ設定回路で制御して動作状態とし、メモリアレイから読出データを出力することによりデータ伝達期間を通常のデータ読出動作時よりも短く設定することができ、テストモードにおける読出データのテスト時間を短縮することができる。 - 特許庁

This device includes: a memory cell array; a plurality of data input/output terminals; a plurality of signal paths for writing data supplied to the data input/output terminals to the memory cell array in parallel; a plurality of latch circuits for temporarily holding the data on the signal paths respectively; and a selector for selectively supplying the data to the latch circuits from a test data terminal during a test operation.例文帳に追加

メモリセルアレイと、複数のデータ入出力端子と、データ入出力端子に供給されたデータをメモリセルアレイに対して並列に書き込むための複数の信号経路と、複数の信号経路上のデータをそれぞれ一時的に保持するラッチ回路と、テスト動作時においてテストデータ端子からラッチ回路へデータを選択的に供給するセレクタとを備える。 - 特許庁

A switching circuit 7 is provided between a row decoder 6 and a memory cell array 1 and a decision can be made whether a fault detected through test is present in a row decoder or a memory cell array by switching a word line 3 selected by the row decoder 6.例文帳に追加

行デコーダーとメモリセルアレイとの間に切り替え回路を設け、行デコーダで選択されたワード線の切り替えを行うことにより、テストにおいて検出された行選択線不良の故障箇所の範囲が行デコーダなのか、又はメモリセルアレイの内部であるのかを特定することができる。 - 特許庁

A control circuit 391 controls peripheral circuits such as a column decoder 290 so that input/output of data for testing specific operation of a plurality of memory cells included in a memory cell array 320 is performed when receiving a L level test mode signal TM and a H level test mode signal TM.例文帳に追加

制御回路３９１は、Ｌレベルのテストモード信号ＴＭおよびＨレベルのテストモード信号ＴＭを受けると、メモリセルアレイ３２０に含まれる複数のメモリセルに特殊動作をテストするためのデータの入出力を行なうようにコラムデコーダ２９０等の周辺回路を制御する。 - 特許庁

To disclose a technology for accurately testing the characteristics of a memory array by rechanging reference voltage and timing to be adjusted for a test of memory cells in particular in a software manner without requiring a different process regarding a test mode controller that utilizes a nonvolatile ferroelectric memory.例文帳に追加

本発明は不揮発性強誘電体メモリを利用したテストモード制御装置に関し、特にメモリセルのテストのため調整されるレファレンス電圧及びタイミングを別途のプロセスなくソフトウェア的に再変更し、メモリセルアレイの特性を正確にテストするようにする技術を開示する。 - 特許庁

A semiconductor integrated circuit 100 is provided with a test mode setting circuit 5 detecting a test mode, a row decoder 7 and a word driver 8 controlling activation of a word line of a memory cell array 6, and a RXTM generating circuit 15 generating a word line driving signal for driving a word line.例文帳に追加

本発明に係る半導体集積回路１００は、テストモードを検知するテストモード設定回路５、メモリセルアレイ６のワード線の活性を制御するロウデコーダ７およびワードドライバ８、ならびにワード線を駆動するためのワード線駆動信号を発生するＲＸＴＭ発生回路１５を備える。 - 特許庁

In the test pattern area 10, a plurality of unit test patterns 12, wherein ruled line patterns 14 corresponding to individual printing elements and having a fixed length in a relative moving direction are arrayed as parallel lines at different heights in the relative moving direction, are arrayed along the array direction of the printing elements.例文帳に追加

ここで、テストパターン領域１０は、個々の印刷素子に対応する罫線パターン１４であって、相対的な移動方向に一定長を有するものを、相対的な移動方向に段違いに配置した単位テストパターン１２が、印刷素子の配列方向に沿って複数個配列してなる。 - 特許庁

When defect detection is performed by measuring a standby current without limiting to an IDDQ test, and influence of the off-leak can be reduced even if a memory cell array having much off-leak coexists by turning off the switch for supplying and cutting off a power source by a test signal ITEST.例文帳に追加

ＩＤＤＱテストに限らず、スタンバイ電流を測定して不良検出する際に、テスト信号ＩＴＥＳＴにより上述の電源供給遮断用スイッチをオフにすれば、オフ・リークが多いメモリセル・アレイが混在していても、該オフ・リークの影響を低減することができる。 - 特許庁

Furthermore, the microwell array chip has a plurality of the micowells of which the each contains one of the test lymphocyte and is used in detecting the antigen-specific lymphocyte in such a manner that the antigen is added to each of the microwells to stimulate the cell and the cell which reacts with the antigen is detected.例文帳に追加

このマイクロウェルアレイチップの各マイクロウェルに抗原を添加し、細胞を刺激し、抗原に反応する細胞を検出することを含む、抗原特異的リンパ球の検出方法。 - 特許庁

To embody high relief efficiency with lesser hardware with a self-test circuit of a memory array of a two-dimensional relief system having a replacement memory row and a replacement memory column for relief.例文帳に追加

救済用の置換メモリ行および置換メモリ列を持つ２次元救済方式のメモリアレイの自己テスト回路において、少ないハードウェアで高い救済効率を実現するための手法を提供する。 - 特許庁

This test circuit detects a bit in which a shift is caused in a write-in property in a memory cell array 1 as a defective bit using a method by which one axis write-in current of a difficult axis direction is applied.例文帳に追加

このテスト回路は、メモリセルアレイ１中の書き込み特性にシフトがあるビットを、困難軸方向の一軸書き込み電流を印加する手法を用いて不良ビットとして検出する。 - 特許庁

At the time of a multi-bit test, An I/O combiner 50 degenerates data of a plurality of bits read out to pairs of data buses TDB0-TDB3 from a memory cell array MA in parallel and outputs them to a pair of data bus RTDB.例文帳に追加

マルチビットテスト時、Ｉ／Ｏコンバイナ５０は、メモリセルアレイＭＡから並列にデータバス対ＴＤＢ０〜ＴＤＢ３に読出された複数ビットのデータを縮退してデータバス対ＲＴＤＢへ出力する。 - 特許庁

The solder ball array is suitable for coming into contact with a planar test bed, for bonding to an interconnection board or for mounting on a tester having a recessed socket.例文帳に追加

このはんだボールのアレイは、平面状のテスト用ベッドに接触するのに適したり、あるいは、相互接続用基板に接合できるのに、また、凹部ソケットを具備するテスト装置に搭載するのにも適したものとなる。 - 特許庁

To provide a semiconductor integrated circuit in which a memory array region is divided independently without affecting each other and a self test of internal memory itself can be performed with one internal memory and less hardware constitution.例文帳に追加

１つの内部メモリと少ないハードウェア構成でメモリアレイ領域を互いに影響なく独立に分割し、内部メモリ自体のセルフテストを行うことができる半導体集積回路を提供する。 - 特許庁

A selector circuit 72 outputs selectively eight data corresponding to the number of output data per read-out operation of one time at the time of test operation out of plural data read out from a regular memory cell array.例文帳に追加

セレクタ回路７２は、正規メモリセルアレイから読出された複数のデータのうち、テスト動作時における１回の読出動作当たりの出力データ個数に相当する８個のデータを選択的に出力する。 - 特許庁

Also, at test mode, the switch circuit 702 is turned on, the power source voltage supply circuit 70 supplies ground voltage GndT supplied from the pad 41 to the memory cell array 110 through impedance.例文帳に追加

また、テストモード時、スイッチ回路７０２はオンされ、電源電圧供給回路７０は、パッド４１から供給された接地電圧ＧｎｄＴをメモリセルアレイ１１０にインピーダンスを介して供給する。 - 特許庁

The failure block detection circuit 10 is activated in the initial stage of test control sequence when batch write test is performed in units of batch erase or write for unit erase of the memory cell array 1 and a control circuit 7 controls interruption of drive voltage supply to a failure memory cell based on the output from the failure block detection circuit 10 in the test sequence thereof.例文帳に追加

不良ブロック検出回路１０は、メモリセルアレイ１の消去単位での一括消去又は書き込み単位での一括書き込みのテストを行う際にそのテスト制御シーケンスの初期に活性化され、制御回路７はそのテストシーケンスにおいて、不良ブロック検出回路１０の検出出力に基づいて不良メモリセルへの駆動電圧供給の停止を制御する。 - 特許庁

The redundancy data storage circuit of the semiconductor memory includes: a memory cell array; a write driver configured to write redundancy data in the memory cell array in response to a test signal; and a sense amplifier configured to detect and output the redundancy data recorded on the memory cell in response to a read signal.例文帳に追加

本発明に係る半導体メモリのリダンダンシデータ格納回路は、メモリセルアレイと、テスト信号に応じてリダンダンシデータをメモリセルアレイに記録するように構成された書き込みドライバと、読み出し信号に応じて、前記メモリセルに記録されたリダンダンシデータを感知して出力するように構成されたセンスアンプとを備えることを特徴とする。 - 特許庁

This semiconductor device according to one embodiment includes: a plurality of test elements formed in an array pattern on a semiconductor substrate; an address signal generating part for generating an address signal in response to the respective test elements; and a digital-analog converter for converting the address signal into an analog signal for outputting.例文帳に追加

本発明の一態様は、半導体基板上にアレイ状に形成された複数のテスト素子と、各々の前記テスト素子に対応するアドレス信号を生成するアドレス信号生成部と、前記アドレス信号をアナログ信号に変換して出力するデジタルアナログコンバータとを備える半導体装置である。 - 特許庁