「array test」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A monitor device arranged on the outside of the optical path is used to obtain a picture of a MENS array or transmit and receive a test signal through the cross connection device in order to detect the existence of mirror element drift.例文帳に追加

光学パスの外側に配置された監視デバイスを用いて、ＭＥＭＳアレイの画像を得るか、あるいはミラー素子ドリフトの存在を検出するために、交差接続装置を通ってテスト信号を送信し、受領する。 - 特許庁

The event detecting operation description 22 after initializing the coverage matrix table 22 detects the combination of the test inputs, increases array elements corresponding to the detected combination, and counts its detection frequency.例文帳に追加

イベント検出動作記述２２は、カバレージマトリクステーブル２２を初期化した後、テスト入力の組合せを検出し、その検出した組合せに対応する配列要素をインクリメントしてその検出回数をカウントする。 - 特許庁

In a test mode, the timing adjustment part 40 adjusts the timing so that the read data read from the memory cell array 15 by the read command can be compared with expectation data input from the external terminal 10.例文帳に追加

タイミング調整部４０は、テストモードにおいて、リードコマンドによってメモリセルアレイ１５から読み出したリードデータと外部端子１０から入力される期待値データとを比較可能とするようにタイミング調整を行う。 - 特許庁

A first region (106) of an integrated circuit package mounted on a sensor array may be spaced apart and opposite to the second region of the package, and supportingly adjoins the sensor array and provides a plurality of interfaces (110) for interconnecting to at least one integrated circuit in the package a plurality of signals from the sensor array having a first electrical characteristic, such as analog and test signals.例文帳に追加

センサ・アレイに装着された集積回路パッケージの第一の領域（１０６）は、パッケージの第二の領域から隔設されてこの第二の領域に対向配置され、センサ・アレイに隣接してこれを支持しており、パッケージの少なくとも一つの集積回路に、アナログ信号及び試験信号のような第一の電気的特性を有するセンサ・アレイからの複数の信号を相互接続する複数のインタフェイス（１１０）を提供している。 - 特許庁

A semiconductor memory provided with an access sequencer for simultaneously accessing a plurality of memory cells in the direction of data lines 111 to 114 and the direction of word lines 101 to 104 at the time of a write access to the memory array 100 of the above constitution and a test decoder 300 which is a control signal generation circuit improves write access processing efficiency and shortens test access time by using the test decoder 300.例文帳に追加

前記構成のメモリアレイ１００に対して、書込みアクセスにおいてデータ線１１１，１１２，１１３，１１４方向、及びワード線１０１，１０２，１０３，１０４方向に複数のメモリセルを同時にアクセスするアクセスシーケンサ、及び制御信号生成回路としてのテストデコーダ３００を設け、前記テストデコーダ３００を用いて、書込みアクセス処理効率の向上を図り、テストアクセス時間を削減する。 - 特許庁

To provide a means for evaluating the possibility of a cDNA array test in clinical cases, classifying various carcinomas to several carcinoma subtypes having uniform clinical outcome, and identifying a new latent prognostic factor and a therapeutic target.例文帳に追加

臨床例におけるｃＤＮＡアレイ試験の可能性を評価し、雑多な癌を臨床転帰がさらに一様ないくつかの腫瘍サブタイプに分類し、かつ新たな潜在的予後因子および治療標的を同定する手段を提供する。 - 特許庁

This device is constituted so that an address for block selection selecting plural blocks of a cell array 1 alternatively and successively is generated using a binary counter 14 being cascade-connected conforming to an address for block selection for a single test.例文帳に追加

この発明は、単一のテスト用のブロック選択用アドレスにしたがって、縦続接続されたバイナリカウンタ１４を用いてセルアレイ１の複数のブロックを択一的に順次選択するブロック選択用アドレスを生成するように構成される。 - 特許庁

Accordingly, the memory cell array can operate at the first data transfer rate while allowing the output circuit to output data to an external terminal at the second data transfer rate that is lower than the first data transfer rate, in a test mode of operation.例文帳に追加

これにより、テストモードで、前記メモリセルアレイは前記第１データ転送速度で動作する一方、前記出力回路は前記第１データ転送速度より低い前記第２データ転送速度でデータを前記外部ターミナルに出力しうる。 - 特許庁

To provide technology capable of quickly performing an uneven luminance adjusting work while performing test-printing using a short-width photosensitive material whose width is smaller than the line array length of an optical printing head, as necessary, in the case of adjusting the uneven luminance.例文帳に追加

輝度むら調整において光プリントヘッドのラインアレイ長さを下回る幅しか有しない短幅感光材料を用いたテストプリントを必要に応じて行いながらも、輝度むら調整作業が迅速となる技術を提供する。 - 特許庁

A sound model generating device 1 receives phoneme HMM data, needed to generate test data "Hello" for decision from respective sound model DBs and generates cancatenated phoneme data representing an array of "Hello" from the received phoneme data.例文帳に追加

音響モデル生成装置１は、判断用テストデータ「こんにちは」の生成に必要な音素ＨＭＭデータを各音響モデルＤＢから受け取り、受け取った音素ＨＭＭデータから「こんにちは」と並べた連結音素データを生成する。 - 特許庁

The first region (106) of the package provides a plurality of interfaces for interconnecting to an integrated circuit (102) in the package with a plurality of signals from the sensor array having a first electrical characteristic, such as analog and test signals.例文帳に追加

パッケージの第一の領域（１０６）は、アナログ信号及び試験信号のような第一の電気的特性を有するセンサ・アレイからの複数の信号をパッケージの集積回路（１０２）に相互接続する複数のインタフェイスを提供する。 - 特許庁

To provide a transfer system capable of reducing the oscillation generated in the transfer system by providing a reaction force transmission member that transmits reaction force generated by the movement of a movable member to a base, and an array test device including the transfer system.例文帳に追加

可動部材の移動によって発生する反力をベースに伝達する反力伝達部材を備えることで、移送システムに発生する振動を低減し得る、移送システム及びそれを備えたアレイテスト装置を提供しようとする。 - 特許庁

A test mode (level 'H') is specified by a mode signal MOD, analog switches (SW) 18, 19 are turned off, a SW20 is turned on, semiconductor circuits of memory cell array 14 and the like are separated, and an input node 11 and an output node 17 are connected.例文帳に追加

モード信号ＭＯＤで試験モード（レベル“Ｈ”）を指定し、アナログスイッチ（ＳＷ）１８，１９をオフ、ＳＷ２０をオンにして、メモリセルアレイ１４等の半導体回路を切り離し、入力ノード１１と出力ノード１７の間を接続する。 - 特許庁

The chart image data is formed on a recording medium while changing, for each color, a combination of writing laser light sources for which exposure is started first among a plurality of laser light sources in a laser array L, whereby a plurality of test charts are obtained.例文帳に追加

そして、各色に対する、レーザアレイLにおける複数のレーザ光源のうち最初に露光を開始する書き出しレーザ光源の組み合わせを変えて、チャート画像データを記録媒体上に形成し、複数のテストチャートを得る。 - 特許庁

Therefore, it is characterized in that a device includes a cell array including many memory cells, a BIST block performing BIST operation for the cell array, a BISR block performing BISR operation for the cell array, and an instruction decoder generating a first control signal selecting BIST operation by the BIST block or a test by the external tester and a second control signal controlling BISR operation by the BISR block.例文帳に追加

このため、多数のメモリセルを含むセルアレイと、前記セルアレイに対するＢＩＳＴ動作を行なうＢＩＳＴブロックと、前記セルアレイに対するＢＩＳＲ動作を行なうＢＩＳＲブロックと、前記ＢＩＳＴブロックによるＢＩＳＴ動作又は外部テスタによるテストを選択する第１の制御信号、及び前記ＢＩＳＲブロックによるＢＩＳＲ動作を制御する第２の制御信号を発生する命令ディコーダとを含むことを特徴とする。 - 特許庁

In the speaker array apparatus 1, a microphone 2 is installed on a listening position of a listener U when it is installed inside a room, so that a test sound is output from a speaker array 10 and an audio beam is automatically made to circle in a vertical direction, and the microphone 2 collects the audio beam at this time, thereby setting an elevation angle for emitting the audio beam.例文帳に追加

スピーカアレイ装置１は、室内に設置する際に、聴取者Ｕの聴取位置にマイクロフォン２を設置して、スピーカアレイ１０からテスト音声を出力して音声ビームを自動的に、垂直方向に旋回させて、このときにマイクロフォン２で音声ビームを集音することで、音声ビームを放音させる仰角を設定する。 - 特許庁

A socket 10 that connects a ball grid array integrated circuit to a test circuit comprises a base 14, a plurality of contact members 26 arranged to correspond to the ball grid array of the integrated circuit, a nest assembly 16 having two comb structures 70, and a lever assembly 18 for forming a space that houses a ball by separating a pair of tip parts.例文帳に追加

ボールグリッドアレイ集積回路装置を試験回路に接続するソケット１０は、ベース１４と、集積回路装置のボールグリッドアレイに対応して配置された複数の接触子２６と、２つの櫛構造７０を有するネストアセンブリ１６と、一対の先端部分を離間させてそれらの間にボールを収容するスペースを形成するレバーアセンブリ１８を有する。 - 特許庁

Among them, M and N are natural numbers, and the second storage cells and the first transistors control whether the open circuit is formed between the corresponding bit line and sense amplifier, or not, and a write-in of a test result of the nonvolatile memory array is carried out by the second transistor and the enable line.例文帳に追加

その中で、ＭとＮは自然数であって、第２記憶セルと、第１トランジスタは、対応するビット線とセンス増幅器の間が開路であるか否かを制御し、第２トランジスタとエネイブル線とは、不揮発性メモリアレイのテスト結果を書き込む。 - 特許庁

To solve problems that a simultaneous write access to a number of memory cells connected in parallel in a data line direction, i.e. multiplex selection, is inhibited as a memory function, and in a memory array of the above constitution, a write access time is long and test time cannot be shortened.例文帳に追加

データ線方向に並列に多数接続されたメモリセルへの同時書込みアクセス、すなわち、セル多重選択は、メモリ機能的に禁止であり、前記のような構成のメモリアレイでは、書込みアクセスが長く、テスト時間の短縮が図れない。 - 特許庁

Based on the detection results of the lines of the test patterns recorded by the line recording heads, the amounts of nozzle array direction registration errors between the line recording head, which is one of the plurality of line recording heads and is used as the base, and other line recording heads are detected.例文帳に追加

各ライン記録ヘッドにより記録されたテストパターンのラインの検出結果に基づいて複数のライン記録ヘッドのうちの基準となるライン記録ヘッドに対する他のライン記録ヘッドの、ノズル列方向におけるレジストレーションずれ量を検出する。 - 特許庁

Write-in data TD of a memory block is compared with read-out data RDB by a comparing circuit provided in a self-test circuit, discrimination of a normal/defective state of the memory cell array is performed by a discriminating circuit based on compared results SG0-SGN of the comparing circuit 13.例文帳に追加

自己テスト回路に設けた比較回路１３で、メモリブロックの書き込みデータＴＤと、読み出しデータＲＤＢとを比較し、比較回路１３の比較結果ＳＧ０〜ＳＧＮに基づいて当該メモリセルアレイの良否判定を判定回路で行う。 - 特許庁

The semiconductor random access memory having a complex shape is provided with a ROM device storing an all latent row data pattern to be input to a memory cell array during test procedure, a variable step address generator, a comparing device, and a control device.例文帳に追加

複雑な形状を持つ半導体ランダムアクセス・メモリが、試験手順の間に記憶セル・アレイに入力すべき悉くの潜在的な行データ・パターンを記憶するＲＯＭ装置、可変ステップ・アドレス発生器、比較装置及び制御装置を備えている。 - 特許庁

A test logic part 14 is provided, which converts an electric signal which is an analog signal generated by a pixel array part 12 provided with a plurality of pixels for photoelectric conversion, to a digital signal by an A/D converter 13 and uses the A/D converted digital signal to verify whether the operation state of each pixel in the pixel array part 12 is normal or not.例文帳に追加

光電変換する複数のピクセルが設けられているピクセルアレイ部１２にて生成されたアナログ信号である電気信号を、アナログ−デジタル変換器（Ａ／Ｄ）１３にてデジタル信号に変換し、アナログ−デジタル変換されたデジタル信号を用いて、ピクセルアレイ部１２の各ピクセルの動作状態がが正常か否かを検証するテストロジック部１４が設けられている。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

To provide a prober device capable of forming a vertical type probe assembly into a multi-array structure and capable of solving a thermal expansion problem and a signal wire problem, to allow a probing test or a burn-in test concurrently and collectively in a plurality of chips, when inspecting characteristics of a circuit for a highly dense semiconductor chip or the like, and the probe assembly used therefor.例文帳に追加

本発明は、高密度化される半導体チップなどの回路の特性を検査するにあたり、複数のチップに対し一括して同時にプロービングテスト或いはバーンインテストができるように、垂直型プローブ組立体をマルチ配列構造とするとともに熱膨張問題及び信号配線問題を解決したプローバ装置及びこれに用いるプローブ組立体を提供する。 - 特許庁

The nonvolatile memory card has a NAND type EEPROM 11 having a cell array of electrically rewritable nonvolatile memory cells arranged repeatedly in row and column directions, test information 18 stored in a predetermined address of the NAND type EEPROM 11, and a controller 12 for testing the NAND type EEPROM 11 according to the test information 18.例文帳に追加

本発明の不揮発性メモリカードは、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有するＮＡＮＤ型ＥＥＰＲＯＭ１１と、ＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスに格納されたテスト情報１８と、テスト情報１８に基づいて、ＮＡＮＤ型ＥＥＰＲＯＭ１１をテストするコントローラ１２を有する。 - 特許庁

Based on the recorded information on the color charts, image signals for displaying the test pattern in which the color charts of the respective specifications arranged with a predetermined array on a same screen are generated, and the color charts are displayed on the television receiver 30 by the image signals.例文帳に追加

そして、記録されたカラーチャートの情報に基づいて、各規格のカラーチャートを同一画面上に所定の配列で並べたテストパターンを表示させる映像信号を生成させ、その映像信号によりテレビジョン受像機３０にカラーチャートを表示させる。 - 特許庁

To make avoidable such situation that the load is concentrated to a specified member at the time of initial polishing in end face diagonal polishing for an optical fiber array, and to make restrainable and reducible peeling of adhesive as a result thereof to prolong the environmental test life.例文帳に追加

光ファイバアレイの端面斜め研磨における初期研磨時に特定の部材に負荷が集中するのを避けることができ、その結果、接着剤剥離を抑制、低減でき、環境試験寿命を長化できる光ファイバアレイの製造方法を提供する。 - 特許庁

In the production of the liquid crystal display device, an alignment film 24 having ≥2H or higher pencil test hardness is formed on the surface of an array substrate 11 having a columnar spacer 14, and then the alignment film 24 is subjected to rubbing alignment treatment with the allowance of [optimum value ±0.28 mm] of the gap between the alignment film 24 and a rubbing roller 30.例文帳に追加

柱状スペーサ１４を有するアレイ基板１１表面に鉛筆硬度２Ｈ以上の硬さの配向膜２４を成膜後、配向膜２４とラビングローラ３０間のギャップを［最適値±０．２８ｍｍ］の許容幅でラビング配向処理する。 - 特許庁

When a test process decided that the mixed memory array cannot be or can be mended, a signal showing that it is incapable or capable of being mended respectively is output directly to an external testing device.例文帳に追加

試験プロセスが、メモリ混載アレーを修理することができないと判断した場合、メモリ混載アレーは修理不能であることを示す信号を、また欠陥を修理することができると判断した場合、メモリ混載アレーは修理可能であることを示す信号を外部試験装置へ直接与える。 - 特許庁

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR.例文帳に追加

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。 - 特許庁

When a specification such as the number of electrodes or the array shape of the electrodes in a semiconductor laser 3 which is a test element is changed, a parent base 1 can be used in common by changing sockets corresponding thereto, because the plurality of sockets are mounted detachably on the parent base 1.例文帳に追加

親基盤１に対し複数のソケット２が着脱自在に装着されるので、被試験要素である半導体レーザ３の電極数や電極の配列形状などの規格変更があった場合、それに応じたソケットに交換することで、親基盤１を共用することができる。 - 特許庁

In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.例文帳に追加

アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁

A plurality of minute dot marks M consisting of upheaved projections whose length along the mark formation surface of which the part upheaves is 1.0-15.0 μm and whose height is 0.01-5.0 μm are formed on the area 9 except the micro array formation area 8 of the chip 7 for the gene test.例文帳に追加

遺伝子試験用チップ(7) のミクロアレイ形成領域(8) 以外の領域(9) に、一部が隆起するマーク形成面に沿った長さが１．０〜１５．０μｍであり、その高さが０．０１〜５．０μｍである隆起状突起からなる複数の微小なドットマークＭを形成している。 - 特許庁

A semiconductor memory is provided with at least one memory array comprising many word lines sharing a bit line sense amplifier section, and a test circuit 14 activating simultaneously at least two word lines out of many word lines sharing the bit line sense amplifier section.例文帳に追加

半導体メモリ装置は、ビットラインセンスアンプ部を共有する多数のワードラインを含む少なくとも１つのメモリアレーと、テストモードにおいて、前記ビットラインセンスアンプ部を共有する多数本のワードラインのうち少なくとも２本のワードラインを同時に活性化させるテスト回路１４を具備する。 - 特許庁

This microwell array chip has a plurality of microwells, receives one of test lymphocyte in each of the microwells, and is used so that the antigen-specific lymphocyte is detected one by one as a unit.例文帳に追加

複数個のマイクロウェルを有し、各マイクロウェルに１個の被検体リンパ球を格納し、抗原特異的リンパ球を１個単位で検出するために用いられるマイクロウェルアレイチップであって、前記マイクロウェルは、１つのマイクロウェルに１つのリンパ球のみが格納される形状及び寸法を有するマイクロウェルアレイチップ。 - 特許庁

In a magnetic memory provided with a memory cell array in which memory cells having magnetic resistance elements being writable by changing resistance by making current flow are arranged in a matrix state, the test method of the memory includes a writing step performing writing of test data for the memory cell by using a writing pulse having height of writing pulse height or less during use also having narrower width than width of the writing pulse.例文帳に追加

電流を流して抵抗を変化させることにより書き込みが可能な磁気抵抗素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイを備えた磁気メモリにおいて、使用時の書き込みパルスの高さ以下の高さを有しかつ当該の書き込みパルスの幅よりも狭い幅を有する書き込みパルスを用いて前記メモリセルに試験データの書き込みを行う書き込みステップを備えている。 - 特許庁

The present invention utilizes the nonvolatile ferroelectric memory to program a test mode and data pin arrangement and rearranges an address, a control signal and a data pin arrangement state in a software manner according to a programmed code, thereby accurately testing the characteristics of the cell array without requiring another process.例文帳に追加

このため、本発明は不揮発性強誘電体メモリを利用してテストモード及びデータピンの配置をプログラムし、プログラムされたコードに従いソフトウェア的にアドレス、制御信号及びデータピンの配置状態を再調整することにより、別途のプロセスなくセルアレイの特性を正確にテストすることができるようになる。 - 特許庁

To provide a phased array probe capable of converging ultrasonic beams on a point focus with a high convergence rate with a simple structure, and scanning the ultrasonic convergence position, and an ultrasonic test equipment using the probe, and capable of acquiring a high flaw detection effect.例文帳に追加

本発明は、構造が簡単でしかも超音波ビームを高い集束率で且つポイントフォーカスで集束させることができ、さらに、その超音波集束位置をスキャニングすることができるフェーズドアレイプローブ及び該フェーズドアレイプローブを用いた高い探傷効果を得ることができる超音波探傷装置を提供することができる - 特許庁

To provide an array ultrasonic flaw detector capable of improving the precision of a flaw detection test by discriminating a disturbance echo caused by an unnecessary reflection source that is present in a contact medium, from a flaw echo even if reflectivities thereof are substantially same despite an incidence angle and a single pulse irradiation is alone permitted.例文帳に追加

入射角に依らず反射率がほぼ同じである場合や、１回だけのパルス照射しか許されない場合でも、接触媒質中にある不要な反射源による妨害エコーときずエコーとを識別することができ、探傷試験の精度を向上させることができるアレイ超音波探傷装置を提供する。 - 特許庁

To resolve the problem that it is very difficult to lead out all electrode lines to a narrow peripheral area other than a display area of an array substrate in a lighting test because of the disposition of lead lines and many components in this peripheral area and forced leading-out of the electrode lines may easily induce disconnections caused by corrosion of electrode lines or short-circuit accidents between electrode lines in a product.例文帳に追加

アレイ基板の表示領域外の狭い周辺領域にはリード線や多くの部品が配置されており、点灯検査において、その周辺領域に全ての電極線を導出するのは非常に困難であり、無理に導出すると、製品化されたときに、電極線の腐蝕による断線や電極線間での短絡事故が生じ易い。 - 特許庁

The device includes a holding mechanism arranged on the surface 5a of the structure 5 and a phased array probe 3 which is held in a non-contact state with respect to the surface 5a of the structure 5 by the holding mechanism and has a plurality of probes 1 for ultrasonic flaw detection test arranged in a unidimensional or two-dimensional state.例文帳に追加

超音波探傷装置は、被検査構造物５の表面５ａ上に配置された保持機構と、保持機構により被検査構造物５の表面５ａに対して非接触状態で保持されるとともに、一次元状または二次元状に配置された複数の超音波探傷試験用探触子１を有するフェーズドアレイ探触子３と、を備えている。 - 特許庁

In the calibration for the printer having the possibility of generating the uneven density in a direction vertical to a paper feeding direction, the direction of the uneven density is set up vertically to the patch array direction of each color in the test pattern, so that the whole patch of a certain color can be prevented from being faintly printed out even when the patch is faintly printed out due to the influence of the uneven density.例文帳に追加

紙送り方向と垂直な方向に濃度ムラが生じ得るプリンタに対するキャリブレーションでは、この濃度ムラの方向とテストパターンにおける各色のパッチ配列の方向とを垂直な関係とすることにより、濃度ムラの影響でパッチが薄くプリントされる場合であっても、ある色のパッチ全てがこのように薄くプリントされることを防止する。 - 特許庁

In the semiconductor memory device having a control circuit C2 controlling an output of an on-chip compare signal OCC indicating pass/fail of data read from a memory array based on a scan signal SCAN and provided with a logic part, the prescribed terminal PAD out of a plurality of terminals for power source potentials provided in the semiconductor memory device is used for burn-in test.例文帳に追加

バーンイン試験の際に、スキャン信号ＳＣＡＮに基づいて、メモリアレイから読み出したデータのパス／フェールを表すオンチップコンペア信号ＯＣＣの出力を制御する制御回路Ｃ２を有するロジック部を備えた半導体記憶装置において、半導体記憶装置に設けられた複数ある電源電位用端子のうち所定の端子ＰＡＤをバーンイン試験用として使用する。 - 特許庁

The semiconductor storage device includes: a memory cell array 11 composed of memory cells 21 arranged in a matrix; an X decoder 12 providing a prescribed voltage to gate terminals of the memory cells 21; a Y decoder 13 providing a prescribed voltage to source and drain terminals of the memory cells 21; and a BIST module performing the test by providing a signal to the X decoder 12 and the Y decoder 13.例文帳に追加

半導体記憶装置は、マトリックス状に配置されたメモリセル２１から構成されるメモリセルアレイ１１と、メモリセル２１のゲート端子を所定の電圧とするＸデコーダ１２と、メモリセル２１のソース端子及びドレイン端子を所定の電圧とするＹデコーダ１３と、Ｘデコーダ１２及びＹデコーダ１３に信号を与えて試験を行なうＢＩＳＴモジュールを有している。 - 特許庁