「bit configuration」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a semiconductor device capable of suppressing coupling noise between adjacent bit lines of a memory cell array in which a bit line configuration is hierarchized.例文帳に追加

ビット線構成が階層化されたメモリセルアレイの隣接ビット線間のカップリングノイズを抑制可能な半導体装置を提供する。 - 特許庁

A word division section 300 divides bits A to F of transmission data of a 6-bit configuration into bits A to C (bit bundle 1) and bits D to F (bit bundle 2).例文帳に追加

ワード分割部３００は、６ビット構成の送信データのビットＡ〜Ｆを、ビットＡ〜Ｃ（ビット束１）とＤ〜Ｆ（ビット束２）とに分ける。 - 特許庁

Jitters or noise configured in the jitter/noise configuration area 18 are configured and limited to the bit selected in the bit selection area 20.例文帳に追加

ビット選択領域２０で選択されたビットに限定して、ジッタ／ノイズ設定領域１８で設定されたジッタ又はノイズが設定される。 - 特許庁

Phase of the data output clock that triggers the data output buffer, according to the bit configuration is regulated, thereby the difference in delay time at the data output buffer due to the bit configuration can be compensated, and thus same data output time can be made constant irrespective of the bit configuration.例文帳に追加

ビット構成に応じてデータ出力バッファをトリガするデータ出力クロックの位相を調節することによりビット構成によるデータ出力バッファでの遅延時間の差を補償することができ、これによりビット構成に関係なく同じデータ出力時間を一定にすることができる。 - 特許庁

You have installed your beloved ports during stage two. Some ports require a little bit of configuration. 例文帳に追加

第 2 段階で、好みの ports がインストールされましたが、 portsには、設定を必要とするものがあります。 - FreeBSD

To search a bit plane which first appears by a significant coefficient with a simple configuration.例文帳に追加

簡易な構成で、有意である係数が最初に登場するビットプレーンの検索を行う。 - 特許庁

By reducing the bit number of the image, the local motion vector can be detected with a simple configuration.例文帳に追加

画像のビット数を削減することで、ローカル動きベクトルを簡単な構成で検出できる。 - 特許庁

To suppress signal delay in a memory cell array configuration having multi-divided bit lines.例文帳に追加

ビット線が多分割されたメモリセルアレイ構成においても、信号遅延を抑制する。 - 特許庁

To reduce error propagation with a simpler configuration when a bit shift error occurs.例文帳に追加

ビットシフトエラーが発生したとき、より簡単な構成でエラー伝搬が小さくなるようにする。 - 特許庁

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB.例文帳に追加

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。 - 特許庁

A bit configuration of address data allocated to the memory 42 is divided into two on the upper bit side and the lower bit side; and the upper bit side is allocated to a first memory array 42A and the lower bit side is allocated to a second memory array 42B.例文帳に追加

メモリ４２に割り当てられるアドレスデータのビット構成は、上位ビット側と下位ビット側の２つに分割されており、前記上位ビット側が第１メモリアレイ４２Ａに割り当てられ、前記下位ビット側が第２メモリアレイ４２Ｂ割り当てられている。 - 特許庁

A semiconductor device of the present invention has a hierarchical bit line configuration consisting of local bit lines LBL and global bit lines GBL, and comprises hierarchical switches SW for controlling connection between the local bit lines LBL and the global bit lines GBL.例文帳に追加

本発明の半導体装置は、ビット線構成がローカルビット線ＬＢＬとグローバルビット線ＧＢＬとに階層化され、ローカルビット線ＬＢＬとグローバルビット線ＧＢＬとの間の接続を制御する階層スイッチＳＷを備えている。 - 特許庁

A configuration bit associated with the randomly selected processor is set to a configuration bit register 250 to identify that processor to be the boot processor.例文帳に追加

ランダムに選択したプロセッサのために対応する構成ビットを構成ビット・レジスタ２５０にセットして、そのプロセッサをブート・プロセッサとして識別する。 - 特許庁

A gateway NW converts the data, with an enhanced PPP frame configuration and to which no octet/bit is inserted, into data, with a PPP frame configuration and to which the octet/bit is inserted.例文帳に追加

ゲートウェイ（ＮＷ）では、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータを、ＰＰＰフレーム構成を有し、オクテット／ビット挿入されているデータに変換する。 - 特許庁

In DCE, data that have a PPP frame configuration and are subjected to octet/bit insertion are converted to data that have an improved PPP frame configuration and is not subjected to the octet/bit insertion.例文帳に追加

ＤＣＥでは、ＰＰＰフレーム構成を有し、オクテット／ビット挿入されているデータを、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータに変換する。 - 特許庁

A DCE converts the data, with a PPP frame configuration and to which the octet/bit is inserted, into data, with an enhanced PPP frame configuration and to which no octet/bit is inserted.例文帳に追加

ＤＣＥでは、ＰＰＰフレーム構成を有し、オクテット／ビット挿入されているデータを、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータに変換する。 - 特許庁

In the reproduction apparatus, the additional configuration bit information can be acquired by the detection processing of the bit values of the specific selected DC control bit storage positions of the recording frame corresponding to the additional data.例文帳に追加

再生装置においては、付加データ対応レコーディングフレームの特定の選択されたＤＣ制御ビット格納位置のビット値の検出処理により、付加構成ビット情報を取得することができる。 - 特許庁

In this configuration, while the data bit supplied to the bit line 211 is set to be low amplitude logic (VddL, Gnd), the data bit in the memory circuit 120 is kept to be high amplitude logic (VddH, Gnd).例文帳に追加

この構成において、ビット線２１１に供給するデータビットを低振幅論理（ＶddL、Ｇnd）とする一方、メモリ回路１２０では、データビットを高振幅論理（ＶddH、Ｇnd）で保持させる。 - 特許庁

To simplify a device configuration for a frame synchronization data transfer method and its transmitting side device and receiving side device without converting a data bit string while preventing a data bit identical to a flag bit string from being generated.例文帳に追加

フレーム同期データ転送方法、その送信側装置及び受信側装置に関し、データビット配列の変換を行うことなく、フラグビット配列と同一のデータビットが発生しないようにし、装置構成を簡素化する。 - 特許庁

An encrypted configuration bit stream is loaded to a register (not shown) of each configuration circuit 2, formed into an arrayed form PE 4 along a configuration chain 6.例文帳に追加

暗号化されたコンフィギュレーションビットストリームは、コンフィギュレーションチェーン６を通過しながらアレイ状のＰＥ４に形成された各コンフィギュレーション回路２のレジスタ(図示せず)にロードされる。 - 特許庁

A tag bit generating circuit 17 generates a tag bit based on attribute information generated by an image information generating circuit 16, extends the configuration of the tag bit and uses the extended bit to distinguish a 1st image from a 2nd image in the case of compositing the images.例文帳に追加

タグビット生成回路１７では、画像情報生成回路１６にて生成された属性情報に基づいてタグビットを生成するとともに、タグビットの構成を拡張し、その拡張したビットを使用して画像合成時の第１画像と第２画像の区別を可能とする。 - 特許庁

Naturally, with such a diverse role, this configuration file is quite complex and its details are a bit out of the scope of this section. 例文帳に追加

当然、そのようなさまざまな役割によりこの設定ファイルは大変複雑で、その詳細についてはこの節の少し範囲外です。 - FreeBSD

The bit rate is lowered by adaptively changing the resolution in accordance with the characteristics of the image configuration of the input image.例文帳に追加

入力画像の画像構成の特性に合わせ適応的に解像度を変更することにより低ビットレート化する。 - 特許庁

A multifunction machine 1 generates bit map data, based on page configuration information received from an information providing server 2, and displays or prints the data.例文帳に追加

複合機１は情報提供サーバ２から受信したページ構成情報に基づいて、ビットマップデータを生成し、表示、又は印刷する。 - 特許庁

A semiconductor circuit memory device includes a read circuit having a dynamic configuration in which a bit line is connected to one P-type transistor.例文帳に追加

半導体回路記憶装置は、一つのＰ型トランジスタにビットラインを接続するダイナミックな構成のリード回路を有する。 - 特許庁

To prevent the lowering of upward throughput by a simple configuration even in the case that systems of different bit rates are mixed and accommodated.例文帳に追加

ビットレートが異なるシステムを混在して収容する場合であっても、簡易な構成で上り方向のスループットの低下を防ぐこと。 - 特許庁

CONFIGURATION AUTOMATICALLY ADJUSTING BUILD-OUT PERIOD IN COMMUNICATION SYSTEM SUPPORTING MULTIPLE CONSTANT BIT RATE CONNECTION例文帳に追加

多重定ビット速度接続をサポ—トする通信システムにおけるビルドアウト期間を自動的に調節するための構成 - 特許庁

The clock regulation portion regulates phase of the internal clock, according to the bit configuration information and generates a data output clock.例文帳に追加

クロック調節部はビット構成情報に応じて内部クロックの位相を調節してデータ出力クロックを発生する。 - 特許庁

To provide a method of processing signals which does not need an excessive redundant bit, has a simple configuration and have low decoding error rate, and a circuit therefor.例文帳に追加

余分な冗長ビットを必要としない構成が簡素でしかも復号誤り率の低い信号処理方法及び回路を提供する。 - 特許庁

To provide an interleave method with which complexity in a hardware configuration is reduced and a bit error characteristic is improved.例文帳に追加

ハードウェア構成の複雑さを低減させるビット誤り率特性のよいターボインタリーブ方法を提供する。 - 特許庁

The semiconductor device includes a memory area SM(0) which is a regular area of a hierarchy bit line configuration and a memory area SM(m) including a redundant area.例文帳に追加

階層化ビット線構成の通常領域であるメモリ領域ＳＭ（０）及び冗長領域を含むメモリ領域ＳＭ（ｍ）を有する。 - 特許庁

To provide a cutter bit rather inexpensively manufacturable by saving labor during the manufacturing by a simple configuration.例文帳に追加

簡易な構成により製作時の手間を省略し、比較的安価に製造することを可能としたカッタビットを提案する。 - 特許庁

To provide a synchronous semiconductor device having a constant data output time, irrespective of bit configuration, and to provide a method for regulating the data output time.例文帳に追加

ビット構成に関係なくデータ出力時間が一定の同期式半導体装置及びデータ出力時間調節方法を提供する。 - 特許庁

Further, transmission pulses are grouped to execute phase modulation in order to improve a secret key bit generating rate that drops because of a multistage configuration.例文帳に追加

さらに、多段構成により低下する秘密鍵ビット生成率を向上させるため、送信パルスをグループ化して位相変調を実行する。 - 特許庁

To provide a switching device which is executable in bit slice configuration and usable for a switching hub device for local area network(LAN).例文帳に追加

ビットスライス構成で実施可能なＬＡＮ用スイッチングハブ装置に使用可能なスイッチング装置を提供する。 - 特許庁

To realize coefficient decoding at all times, using a simple configuration, independently of the number of patterns used in an original bit stream.例文帳に追加

元ビット列の使用パターン数の大小に拘わらずに常に効率的な復号を簡易な構成で実現可能とする。 - 特許庁

The display value of the strength of a received electric wave is automatically switched to a bit error rate, C/N ratio, or an AGC configuration voltage according to the amount of multipaths.例文帳に追加

マルチパスの量に応じて受信電波強度表示値をビット誤り率やC/N比やAGC構成電圧に自動的に切り替える構成とする。 - 特許庁

To efficiently convert the stream of variable length data to the stream of the fixed length data of a prescribed bit width using a simple configuration, and having proper control.例文帳に追加

簡単な構成、制御により、効率よく、可変長データの列を所定のビット幅の固定長データの列に変換する。 - 特許庁

A jitter/noise configuration area 18 and a bit selection area 20 are displayed on a screen of a display in a signal generator.例文帳に追加

信号発生装置の表示装置の画面上に、ジッタ／ノイズ設定領域１８とビット選択領域２０が表示される。 - 特許庁

To provide a layout of SRAM cell comprising a compact configuration as well as a short local bit line.例文帳に追加

コンパクトな構成および短いローカルビット線を有するＳＲＡＭセルのレイアウトを提供する。 - 特許庁

A plurality of memory cells 10, ... of 2-transistor configuration are arranged between each pairs of bit lines BL1, ... and control lines CL1, ....例文帳に追加

複数個のメモリセル１０，・・・は、直列に接続され、且つ、１つおきにビット線ＢＬ１，・・・と制御線ＣＬ１，・・・とにコンタクトが取られている。 - 特許庁

To fast and also accurately verify the function of an ECC circuit which detects and corrects a one-bit error of data with a device configuration on a small scale.例文帳に追加

データの１ビット誤りの検出・訂正を行うＥＣＣ回路の機能の検証を小規模な装置構成で高速かつ正確に行う。 - 特許庁

Further, the magnetic memory device, equipped with the magnetoresistive effect element 1 of this configuration, a word line and a bit line, is configured.例文帳に追加

また、この構成の磁気抵抗効果素子１と、ワード線及びビット線とを備えた磁気メモリ装置を構成する。 - 特許庁

To make a memory utility amount reduced in a configuration suitable for picture comparison by bit map data and to make it possible to easily perform the picture comparison.例文帳に追加

ビットマップデータによる画像比較に適した形態で、メモリ使用量を低減させるとともに、画像比較を容易に行えるようにする。 - 特許庁

The subscriber side unit is also provided with a data storage memory and a loopback control bit insertion/detection section with a similar configuration to above.例文帳に追加

加入者側装置も同様のデータ格納メモリとループバック制御ビット挿入・検出部を備える。 - 特許庁