「bit configuration」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a data transfer circuit capable of transferring continuous pieces of bit data of the same value in a short period of time with a simple circuit configuration.例文帳に追加

連続する同一値のビットデータを簡単な回路構成で短時間に転送可能な簡易なデータ転送回路を提供する。 - 特許庁

To obtain an image decoding apparatus capable of decoding H.263 encoded bit streams in simple configuration, to provide an image coding apparatus for generating an encoded bit stream that is decoded by the image decoding apparatus, and to provide an image communication system and encoded bit stream converting apparatus which convert the H.263 encoded bit streams into MPEG-4 encoded bit streams and perform communication.例文帳に追加

簡単な構成により、Ｈ．２６３符号化ビットストリームを復号可能な画像復号化装置、その画像復号化装置で復号可能な符号化ビットストリームを生成する画像符号化装置、Ｈ．２６３符号化ビットストリームをＭＰＥＧ−４符号化ビットストリームに変換して通信する画像通信システム及び符号化ビットストリーム変換装置を得る。 - 特許庁

In some cases, the configuration memory address and associated configuration data are connected to a packet with a bit size (for example, 64 bit) of a second memory address larger than that (for example, 32 bits) of a first memory address.例文帳に追加

コンフィギュレーションメモリアドレス及び関連されるコンフィギュレーションデータは、第一のメモリアドレスのビットサイズ（たとえば３２ビット）よりも大きな第二のメモリアドレスのビットサイズ（たとえば６４ビット）を有するパケットに結合される場合がある。 - 特許庁

The configuration of the part 22 may be a selection means for selecting one bit in the ROP code in accordance with the value of the bit position where the drawing data is made correspond to the base data, thereby performing the ROP processing speedily and accurately with a simple configuration.例文帳に追加

ＲＯＰ処理部２２は、描画データと下地データの対応するビット位置の値に応じてＲＯＰコード中の１ビットを選択する選択手段程度の構成でよく、簡単な構成で高速かつ正確にＲＯＰ処理を行うことができる。 - 特許庁

The point of supporting 24 bit mode is that this enables you to run in a multihead configuration with Xinerama together with another board that runs in real 24 bit color mode.例文帳に追加

24 ビットモードに対応していることのポイントは、実際に 24 ビットカラーモードで動作する別のボードと同時に使い、Xinerama を使ったマルチヘッド構成が可能となる点である。 - XFree86

The flag configuration register unit includes a pseudo oscillation stop state enable bit holding unit, and a control logic for asserting the interrupt request signal when the pseudo oscillation stop state enable bit is enabled.例文帳に追加

上記フラグ設定レジスタ部は、疑似発振停止状態イネーブルビット保持部と、上記疑似発振停止状態イネーブルビットがイネーブル状態にされた場合に、上記割り込み要求信号をアサートする制御論理とを含む。 - 特許庁

An information encoder such as a PAC encoder interacts with an external code encoder to decide bit assignment for packet transmission at a specific bit rate on the basis of at least partially an external code configuration.例文帳に追加

情報エンコーダ、たとえばＰＡＣエンコーダは、少なくとも部分的に外部符号構成に基づいて、特定のビット・レートでのパケット送信用のビット割り当てを決定するために、外部符号エンコーダと相互作用する。 - 特許庁

To provide a semiconductor device capable of suppressing an increase in an area for supplying a different precharge voltage to each local bit line when performing a stress test for a hierarchical bit line configuration.例文帳に追加

階層化されたビット線構成のストレス印加テスト時に各ローカルビット線に異なるプリチャージ電圧を供給するための面積増加を抑制し得る半導体装置を提供する。 - 特許庁

The programmable switch (320) inputs and outputs pieces of data having the plural bit width and the predetermined bit width from wirings to the processor element on the basis of the configuration information.例文帳に追加

プログラマブルスイッチ（３２０）は、配線からプロセッサエレメントに複数ビット幅のデータおよび所定のビット幅のデータを構成情報に基づいて入出力する。 - 特許庁

Through the configuration above, conventional shit processing, variable length bit stream extract processing and variable length bit stream insertion processing can be executed by having only to switch the multiplexer 103 on the basis of the processing contents of the processor.例文帳に追加

このような構成により、プロセッサの処理内容に基づいてマルチプレクサ１０３を切り替えるだけで、通常のシフト処理、可変長ビット列抽出処理及び可変長ビット列挿入処理を実行することができる。 - 特許庁

To respectively change the bit width of input image data, and the pixel density and the bit width of output image data by changing setting given to a circuit in the same circuit configuration.例文帳に追加

同一の回路構成で、回路に与える設定を変更することにより、入力画像データ のビット 幅、出力画像データ の画素密度及びビット 幅の各変更を可能とする。 - 特許庁

To provide a semiconductor integrated circuit device which suppresses pin capacitance variation according to the bit configuration, and facilitates designing a plurality of bit configurations on the same semiconductor chip.例文帳に追加

ビット構成に応じたピン容量の変動を抑制し、かつ複数のビット構成を同一半導体チップで設計することを容易とする半導体集積回路装置を提供すること。 - 特許庁

In the reproduction processing device, additional configuration bit information is obtained by detecting the parities of the data corresponding to the additional data and recording frame whose DC control bit is adjusted.例文帳に追加

再生処理装置においては、付加データ対応データ、ＤＣ制御ビットの調整されたレコーディングフレームのパリティを検出して、付加構成ビット情報を取得する。 - 特許庁

Attribute map information denoting the configuration of the bit map image data is generated, on the basis of the expanded bit map image data and the attribute of the objects.例文帳に追加

展開されたビットマップイメージデータと、オブジェクトの属性に基づいて、該ビットマップイメージデータの構成を示す属性マップ情報を生成する。 - 特許庁

To improve the performance of a decoder by inserting a known doping bit sequence to an information bit sequence to be transmitted between a transmission apparatus and a receiving device even in a system with a determined encoder configuration.例文帳に追加

符号器構成が決まっているシステムにおいても、送信装置および受信装置間で既知のドーピングビット系列を、送信する情報ビット系列に挿入することによって、復号器の性能を向上させる。 - 特許庁

It is possible that a sense stress test is performed by activating each address line, simultaneously with this configuration and the bit line and the bit-bar line inside each of the sense line pairs are charged to other voltage.例文帳に追加

かかる構成により、同時にあらゆるアドレスラインを活性化させることによってセンスストレステストを行い、各センスライン対内のビットライン及びビットバーラインを他の電圧にチャージさせることが可能である。 - 特許庁

For instance, when bits from the second bit up to the fourth bit of the AC signal are received and the configuration identification of the three received bits is 001 or 110, the receiving part determines that the earthquake motion information is transmitted.例文帳に追加

例えば、AC信号の２ビット目から４ビット目まで受信され、受信した３ビットの構成識別が001または110である場合、地震動警報情報が伝送されてきたと判定される。 - 特許庁

Therefore, in a memory array configuration in which a bit line is formed on the side of the lower diffusion layers 108, a reduction in bit line resistance can reduce power consumption, and also can achieve high-speed operation.例文帳に追加

したがって、下部拡散層１０８側をビット線としたメモリセルアレイを構成した場合、ビット線抵抗の低減によって消費電力を低減することができるとともに、高速動作を行うことが可能となる。 - 特許庁

To make a flash memory, etc., of multiple bit configuration a basic element and to reduce test cost of a memory card performing an input-output operation of data in one-bit unit.例文帳に追加

多ビット構成のフラッシュメモリ等を基本素子とし、１ビット単位でデータの入出力動作を行うメモリカードの試験コストを低減する。 - 特許庁

At the time of mounting flash memories and EEPROMs mixedly, a hierarchic bit line configuration is employed so that an upper bit line 102 and a sense amplifier 107 are shared by the flash memory 100 and the EEPROM 101.例文帳に追加

フラッシュメモリとＥＥＰＲＯＭを混載化する際、階層化ビット線構成をとり、上位ビット線１０２及びセンスアンプ１０７をフラッシュメモリ１００とＥＥＰＲＯＭ１０１で共有化させる。 - 特許庁

To provide a bi-phase data error detecting circuit whose circuit configuration can be made simple, and whose transmitting efficiency can be improved without adding any bit such as a parity bit.例文帳に追加

パリティー等のビットを付加することなく簡単な回路構成で且つ伝送効率を改善するバイフェーズデータエラー検出回路を提供する。 - 特許庁

The character code of each character constituting the detection object character string is stored in a low-order bit, its configuration sequence (what character number) is stored in a high-order bit, and respectively constituting data are stored from the head address of the CAM 80.例文帳に追加

そして、検出対象文字列を構成する各文字のキャラクタコードを下位ビットに、その構成順位（何文字目ということ）を上位ビットに、それぞれ構成するデータを、ＣＡＭ８０の先頭番地より格納する。 - 特許庁

In order to create a space for part of the imbedded bit stream of the image #3, also part 18 that is least significant in a stored imbedded bit stream for an image #2 is thrown away in the memory configuration 12B.例文帳に追加

画像＃３の埋め込みビットストリームの一部のためのスペースを作るために、メモリコンフィギュレーション１２Ｂで画像＃２のための埋め込みビットストリームの最も有意でない部分１８も切り捨てる。 - 特許庁

To provide a bit modeling computing element used in the case of configuring an image coder adopting the JPEG 2000 coding system or the like that can attain high speed bit modeling processing with a simple configuration.例文帳に追加

ＪＰＥＧ２０００符号化方式による画像符号化装置を構成する場合等に使用されるビットモデルング演算器に関し、簡単な構成で、ビットモデリング処理の高速化を図ることができるようにする。 - 特許庁

A bit configuration of a test mat is reduced by enabling an access to a memory mat with the largest bit width unit in a valid bit width modifiable according to a designation from the outside by setting a data size alignment circuit in a direct peripheral circuit.例文帳に追加

データサイズアライメント回路を直接周辺回路に設け、外部からの指定に応じて変更可能な有効ビット幅における最大のビット幅単位でメモリマットをアクセス可能とすることで、検査マットのビット構成の低減化を達成する。 - 特許庁

In the modulation table 12, a hamming distance between each of signal bit columns and an Euclidean distance between configuration pixels of each block pattern (configuration pixels are arranged in matrix state) are formed so as to become a proportional relation.例文帳に追加

変調テーブル１２において、各信号ビット列間のハミング距離と、各ブロックパターン（構成ピクセルがマトリックス状に配列）の構成ピクセル間のユークリッド距離とが、比例関係となるように形成する。 - 特許庁

In a gateway (NW), data that have the improved PPP frame configuration and is not subjected to the octet/bit insertion are converted into data that have the frame configuration of a protocol in a data link layer other than PPP.例文帳に追加

ゲートウェイ（ＮＷ）では、改良されたＰＰＰフレーム構成を有し、オクテット／ビット挿入されていないデータを、ＰＰＰ以外のデータリンク層のプロトコルのフレーム構成を有するデータに変換する。 - 特許庁

A high-speed operation can be realized by utilizing a circuit configuration arranging serial bit strings into parallel that is characterized in a configuration to realize the encoding and decoding processing for each of parallel bits within one time clock at the same time.例文帳に追加

従って、シリアルなビット列をパラレルに配置する回路構成を用いることによって、各ビットをパラレルに同時に１タイムクロックで符号化処理、復号化処理を実現する構成を特徴とし、高速動作が実現される。 - 特許庁

To provide a code generating circuit which can convert binary codes into gray codes ata high speed and output it without adding latency to the binary codes, using a simple configuration for a multi-bit configuration, and to provide an image sensor.例文帳に追加

多ビットの構成であっても、簡単な構成で、バイナリコードをグレイコードに高速に変換し、バイナリコードに対してレイテンシの追加なく出力することができる、コード生成回路およびイメージセンサを提供する。 - 特許庁

When the data are reproduced, the additional configuration bit information, that is, "0" or "1", is obtained by detecting the parity of the recording frame corresponding to the additional data and the parity of the configuration data of the user control data (UCD).例文帳に追加

また、再生時においては、付加データ対応レコーディングフレームのパリティと、ユーザ制御データ（ＵＣＤ）の構成データのパリティを検出することで、付加構成ビット情報［０］または［１］を取得する。 - 特許庁

A flash memory having hierarchical bit line configuration is provided with column reset/bit line test transistor regions 4a commonly to a plurality of cell blocks 3a sharing upper layer bit lines MBL0, MBL1, etc., so that data lines DL connected with sense amplifiers can be selectively disconnected from the upper layer bit lines.例文帳に追加

階層ビット線構成を有するフラッシュメモリにおいて、上層ビット線ＭＢＬ０，ＭＢＬ１，…を共有している複数のセルブロック３ａに対して共通にカラムリセット兼ビット線テストトランジスタ領域４ａを設け、センスアンプが接続されるデータ線ＤＬを上層ビット線から選択的に切り離し得るようにした。 - 特許庁

To transmit plural optical bit serial information signals through one optical transmission line with a comparatively simple configuration without expanding circuit scale or increasing power consumption in respective plural optical bit serial information signal generating parts.例文帳に追加

複数の光ビットシリアル情報信号を、比較的簡単な構成をもって、複数の光ビットシリアル情報信号発生部の夫々における回路規模の拡大，消費電力の増大等を伴うことなく、一本の光伝送路を通じて伝送できるものとする。 - 特許庁

The electronic watermark embedding method is a method to be implemented for image data in accordance with a configuration at an electronic watermark embedding side and includes the steps of embedding ID information indicative of a bit plane to embed an electronic watermark; and embedding data in the bit plane specified by the ID information.例文帳に追加

電子透かし埋め込み方法は、電子透かし埋め込み側の構成によって画像データに対して実行される方法であって、電子透かしを埋め込むビットプレーンを示すＩＤ情報を埋め込むステップと、ＩＤ情報で指定されたビットプレーンにデータを埋め込むステップとを有する。 - 特許庁

Since the memory cell is connected to every two bit lines, in correspondence to a selected read word line RWL, a memory cell arrangement can be executed which is suitable for data reading based on the folding bit line configuration with no increase in cell size.例文帳に追加

選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 - 特許庁

In the transmission of an audio signal through the use of the AC of the ground digital broadcast, the configuration of an AC packet is designated by a bit placed in the vicinity of the head of a frame, and a parity bit for error correction in the unit of frames is not transmitted.例文帳に追加

地上デジタル放送のＡＣを使って音声信号を伝送するに際して、フレームの先頭近傍に配置されたビットによりＡＣパケットの構成を指定し、また、フレーム単位の誤り訂正のためのパリティビットを伝送しないようにした。 - 特許庁

To generate a program to perform register allocation to instruction word strings arranged by instruction scheduling, so that bit transition of bit expression of register specification is reduced, and to especially reduce power consumption in the case of erroneous caching, etc., in a cluster configuration VLIW(very long instruction word) processor.例文帳に追加

命令スケジューリングが配置した命令語列に対し、レジスタ指定のビット表現のビット遷移を少なくするようレジスタ割当を行い、特に、クラスタ構成ＶＬＩＷプロセッサにおけるキャッシュミス時等における消費電力を低減させるプログラムを生成する。 - 特許庁

The Huffman encoding/decoding device defines M as a maximum Huffman code length, defines N as natural numbers from '1' to M, makes all respective individual circuits corresponding to the Huffman codes of the Huffman code length equal to or greater than N bits into N-bit configuration and performs decoding processing just with the required N-bit part as an object.例文帳に追加

ハフマン符号復号化装置は、Ｍを最大ハフマン符号長、Ｎを１からＭの自然数として、ハフマン符号長がＮビット以上のハフマン符号に対応する各個別回路を全てＮビット構成にして、必要とするＮビット部分だけを対象にして復号化処理する。 - 特許庁

In this troublesome telephone detection method, a configuration from an ISDN I/F (interface) section 1 up to a timer circuit 12 monitors a bit stream of caller side information in an ISDN information channel during communication so as to count a same bit stream consecutive time denoting a troublesome phone call where silence signals are consecutive or a flute (mono tone) is consecutive or interrupted.例文帳に追加

ＩＳＤＮＩ／Ｆ部１からタイマー回路１２までの構成において、通信中のＩＳＤＮの情報チャネルにおける発信側情報のビット列を監視し、この監視で無言や笛（単音）を連続又は断続して吹鳴する迷惑電話である同一ビット列連続時間を計時する。 - 特許庁

To provide a coding format converter that can reduce a processing amount without degrading the signal quality, decreases a time delay and prevents the converter configuration from being large-sized in the conversion of e.g. an MPEG1 picture coding bit stream into an MPEG4 picture coding bit stream.例文帳に追加

例えばＭＰＥＧ１画像符号化ビットストリームをＭＰＥＧ４画像符号化ビットストリームに変換する場合に、信号品質を劣化させずに処理量を低減し、且つ、時間遅延を少なくし、さらに装置構成の大規模化をも防止可能とする。 - 特許庁

According to this configuration, a leaking magnetic field is attenuated by a plurality of Type-2 superconductor layers bit by bit and not allowed to leak to the outside even if a magnetic field having a strength over the lower critical magnetic field HC1 of the Type-2 superconductor is transmitted to the core.例文帳に追加

すなわち、芯材３１の外側に複数の第二種超伝導体層３２、３３を設けることにより、その第二種超伝導体の下部臨界磁界Ｈ_C1以上の強さを有する磁界が芯材に伝達されても、漏洩する磁界を複数の第二種超伝導体層で順次減衰させて外部へ漏洩させない。 - 特許庁

Since an output side data format converter 130 has such a configuration that the bit number of each component data of an output data is inputted and the data are shifted based on it, conversion can be executed to output data assigned with an arbitrary bit.例文帳に追加

また、出力側データ形式変換部１３０は、出力データの各成分データのビット数が入力され、それらに基づいてデータをシフトするように構成されているので、任意のビット割り当ての出力データへの変換を行うことができる。 - 特許庁

A ROM 12 stores mask image information of one-pixel one-bit configuration, a microcomputer 11 reads mask bit stream generating data set in the ROM 12, expands the data in a RAM 13 and writes the data to a mask generating memory 15.例文帳に追加

ＲＯＭ１２内に、１画素１ビット構成のマスク画像情報が記憶されており、マイコン１１は上記ＲＯＭ１２内に設定されたマスクビット列生成データを読み出し、これをＲＡＭ１３に展開した後、マスク生成用メモリ１５に書き込む。 - 特許庁

Since an input side data format converter 120 has such a configuration that the bit number of component data of an input data is inputted and data are masked and shifted based on it, the conversion of a data format can be executed on input data assigned with any bit number.例文帳に追加

入力側データ形式変換部１２０は、入力データの各成分データのビット数が入力され、それらに基づいてデータをマスクしたりシフトするように構成されているので、どのようなビット数の割り当てが行われた入力データに対してもデータ形式の変換を行うことができる。 - 特許庁

To provide an error code addition controller that instructs an error code addition circuit adding an error bit to a signal on timing of addition of the error bit, efficiently generates the impartial timing for the error code at a low cost with a simple circuit configuration.例文帳に追加

信号中にエラービットを付加する誤り符号付加回路に対してエラービットを付加するタイミングを指示する誤り符号付加制御装置において、誤り符号の偏りのないタイミングを効率よく生成し、さらに、単純な回路構成によって低コストで実現可能にする。 - 特許庁

A configuration to record additional data to the information recording medium, for example, to record the additional data, such as key information etc., applied to decoding processing of contents is employed as the configuration to determine the bit values of a plurality of DC control information set positions to be set in a recording frame based on the bit information to configure the additional data.例文帳に追加

レコーディングフレームに設定される複数のＤＣ制御ビット情報設定位置のビット値を、付加データの構成ビット情報に基づいて決定する構成として、情報記録媒体に対する付加データの記録、例えばコンテンツの復号処理に適用する鍵情報等の付加データを記録する構成とした。 - 特許庁