「buffer type」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In a communication type judging section 105, the received RLC PDU is temporarily stored in a buffer, a formal sequence number is formed from a received sequence number, and it is judged that the communication type is a conformation type or an non-conformation type.例文帳に追加

通信型判定部１０５で、その受信されたＲＬＣ ＰＤＵを一旦バッファに保持し、受信シーケンス番号から仮シーケンス番号を作成し、この仮シーケンス番号をもとに通信型が確認型か非確認型かを判定する。 - 特許庁

An input analog signal in a 1st stage of the delta sigma type analog/digital converter is outputted to a post-stage arithmetic unit 107 via a coefficient buffer, an arithmetic unit, a delay unit and a coefficient buffer.例文帳に追加

デルタシグマ型ＡＤ変換器の１段目では、入力アナログ信号が係数バッファ、演算器、遅延器、、係数バッファを経由して後段の演算器１０７に出力される。 - 特許庁

To provide a common buffer type packet shaper means that can cope with a high-speed channel by decreasing a packet read time interval for each flow such as a quality class configured in a common buffer.例文帳に追加

共通バッファ内に構成された品質クラスなどのフロー毎のパケット読み出し時間間隔を短縮して，高速回線に対応可能な共通バッファ形パケットシェーパ手段を提供する。 - 特許庁

provide userspace programs with full control over an arbitrary kernel buffer, implemented within the kernel using the same type of buffer that is used for a pipe. 例文帳に追加

を使うと、ユーザ空間プログラムは任意のカーネルバッファに対する完全な制御ができる。 カーネルバッファは、パイプに使用されているのと同種のバッファを使ってカーネル内に実装されている。 - JM

To allow a feedback type laser driving circuit, having a buffer circuit, which includes an inductor as a load, to stably operate at a high speed with high quality by securing a breakdown voltage of a differential transistor of a buffer circuit.例文帳に追加

インダクタを負荷とするバッファ回路を備える帰還型レーザ駆動回路において、バッファ回路の差動トランジスタの耐圧を確保し、高品質で安定した高速動作を実現。 - 特許庁

To easily mount instruction segmentation control from an instruction buffer register to an instruction register and to effectively utilize the capacity of the instruction buffer register in a pipeline type information processor.例文帳に追加

パイプライン方式の情報処理装置において、命令バッファレジスタから命令レジスタへの命令切り出し制御の実装を容易にし、さらに命令バッファレジスタの容量を有効に活用する。 - 特許庁

An N type AlGaN layer 12 is formed on a sapphire substrate 10 and an N type light emission layer 14 is formed thereupon; and a buffer layer 16 is formed thereupon and further a P type AlGaN layer is formed thereupon.例文帳に追加

サファイア基板１０上にＮ型ＡｌＧａＮ層１２を形成し、その上にＮ型発光層１４を形成し、その上にバッファ層１６を形成し、その上にＰ型ＡｌＧａＮ層を形成する。 - 特許庁

A p-type emitter region 12 is formed on the undersurface of the n+ type buffer region 13, and a collector electrode 11 is formed to be electrically connected to the undersurface of the p-type emitter region 12.例文帳に追加

また、ｎ＋型バッファ領域１３の下面にはｐ型エミッタ領域１２が設けられ、ｐ型エミッタ領域１２の下面に電気的に接続するようにコレクタ電極１１が設けられている。 - 特許庁

The power transistor device further includes a first region of the second conductivity type, a drift region of the second conductivity type that adjoins a top surface of the buffer layer, and a body region of the first conductivity type.例文帳に追加

パワートランジスタデバイスはさらに、第２の導電型の第１の領域と、バッファ層の上面に隣接する第２の導電型のドリフト領域と、第１の導電型のボディ領域とを含む。 - 特許庁

The high breakdown voltage semiconductor device is characterized in that a low concentration collector diffusion layer of a first conductivity type is formed in a second conductivity type collector buffer layer so as to enclose a first conductivity type high concentration collector diffusion layer.例文帳に追加

第２導電型コレクタバッファ層内に第１導電型高濃度コレクタ拡散層を包囲するように第１導電型の低濃度コレクタ拡散層が形成されていることを特徴とする。 - 特許庁

An n-type GaN epitaxial layer 2, n-type GaN nano-columns 3, multiple quantum well nano-columns 4, and p-type GaN nano-columns 5, are successively grown in lamination on a sapphire substrate 1 through the intermediary of a low-temperature buffer layer (Figure 1 (a)).例文帳に追加

サファイア基板１上に、低温バッファ層を介して、ｎ型ＧａＮエピ層２、ｎ型ＧａＮナノコラム３、多重量子井戸ナノコラム４、ｐ型ＧａＮナノコラム５を、順次積層成長させる（図１（ａ））。 - 特許庁

A p-type InP buffer layer 2, an active layer 3, and an n-type InP clad layer 4 formed on a p-type InP substrate 1 are processed through a first dry etching process for the formation of a ridge 6.例文帳に追加

ｐ型ＩｎＰ基板１の上に形成された、ｐ型ＩｎＰバッファ層２、活性層３およびｎ型ＩｎＰクラッド層４を第１のドライエッチングにより加工して、リッジ部６を形成する。 - 特許庁

After the temperature is stabilized, the n-type GaN buffer layer 5, having a thickness of 1 μm, is further grown on the substrate 1.例文帳に追加

温度が安定した後に、更に厚さ１マイクロメートルのｎ型ＧａＮバッファ層５を基板１上に成長する。 - 特許庁

The n-type semiconductor layer 43 includes a first surface and a second surface, and the first surface directly contacts the buffer layer 42.例文帳に追加

ｎ型半導体層４３は第１の面及び第２の面を有し、第１の面はバッファ層４２に直接に接する。 - 特許庁

After the temperature is stabilized, an n-type GaN buffer layer 5 of a 1 micrometer thickness is further grown on the substrate 1.例文帳に追加

温度が安定した後に、更に厚さ１マイクロメートルのｎ型ＧａＮバッファ層５を基板１上に成長する。 - 特許庁

Further, a buffer member 40 formed by a resin, or the like is arranged between the edge 22 of the I-type core 20 and the recess 16.例文帳に追加

さらに、Ｉ型コア２０の端部２２と凹部１６との間に、樹脂等で形成された緩衝部材４０を配設する。 - 特許庁

To provide a page buffer of a NAND type flash memory device in which two pages can be programmed through one programming operation.例文帳に追加

１回のプログラム動作で２ページをプログラムすることが可能なＮＡＮＤ型フラッシュメモリ装置のページバッファを提供する。 - 特許庁

Two trench grooves 29 are formed so as to reach the high-resistance layer 15 but not to reach the n-type buffer layer 13.例文帳に追加

２つのトレンチ溝２９は、高抵抗層１５に達するとともにｎ型バッファ層１３に達しないように設けられる。 - 特許庁

The aramid fibers become a loose-type coating buffer layer 124, relaxing a stress imparted radially to the optical fiber cable 20.例文帳に追加

アラミド繊維は、ルース型被覆の緩衝層１２４となり、光ファイバケーブル２０の半径方向にかかる応力を緩和する。 - 特許庁

WIRED-OR TYPE PAGE BUFFER HAVING CACHE FUNCTION, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE COMPRISING THE SAME AND ITS DRIVING METHOD例文帳に追加

キャッシュ機能を有するワイアードオアタイプのページバッファとこれを含む不揮発性半導体メモリ装置、およびその駆動方法 - 特許庁

A camera controller 26 calculates power information required for transferring and recording the all data in a buffer memory 21 to/in the recording medium 30 referring to a selected recording mode, a type of the recording medium 30 and a buffer size of the buffer memory 21.例文帳に追加

カメラコントローラ２６は、設定されている記録モード、記録メディア３０の種類、およびバッファメモリ２１のバッファサイズに応じてバッファメモリ２１内のデータを全て記録メディア３０へ転送・記録するために必要な電力情報を算出する。 - 特許庁

A phase difference signal to be outputted from an exclusive logical type phase comparator 3' is inputted into a loop filter 12 via a main buffer circuit 4, a sub-buffer circuit 7 and a sub-buffer circuit 21 which restricts an output current by the gate size of a MOS transistor.例文帳に追加

排他論理型の位相比較器３’から出力される位相差信号を、メインバッファ回路４とサブバッファ回路７と、出力電流をＭＯＳトランジスタのゲートサイズにより制限したサブバッファ回路２１を介してループフィルタ１２へ入力する。 - 特許庁

The light-emitting device 10 has: a buffer layer 22; a first-conductivity-type semiconductor layer; and a thin-film crystal layer including an active structure 25 and a second-conductivity-type semiconductor layer.例文帳に追加

発光素子１０は、バッファ層２２、第一導電型半導体層、活性構造２５および第二導電型半導体層を含む薄膜結晶層を有している。 - 特許庁

On a portion of a substrate 10 made of n-type GaAs, a composition modulation buffer layer 20 made of n-type GaAs_xN_1-x (0≤x≤1) mixed crystal is formed.例文帳に追加

ｎ型ＧａＡｓからなる基板１０上の一部に、ｎ型ＧａＡｓ_ｘＮ_１−ｘ（０≦ｘ≦１）混晶からなる組成変調バッファ層２０が形成されている。 - 特許庁

A resistance layer 13 consisting of n-type GaAs layer is formed on a SI-GaAs substrate 11 via a high resistance buffer layer 12 consisting of i-type GaAs layer.例文帳に追加

ＳＩ−ＧａＡｓ基板１１上に、ｉ型ＧａＡｓ層からなる高抵抗バッファ層１２を介して、ｎ型ＧａＡｓ層からなる抵抗層１３が形成されている。 - 特許庁

To provide an n type buffer layer for hetero junction satisfactory in joint property and stable in characteristics on a light absorbing layer configured of a p type compound semiconductor.例文帳に追加

ｐ型化合物半導体からなる光吸収層の上に、接合性の良い特性の安定したヘテロ接合のためのｎ型のバッファ層を設けるようにする。 - 特許庁

An intermediate pressure unit 70 provided with an intermediate pressure on-off valve 73 and an intermediate pressure buffer tank 72 is arranged at a check valve circuit 6 of a GM type check valve type pulse pipe refrigerator 101.例文帳に追加

ＧＭ型チェック弁式パルス管冷凍機１０１のチェック弁回路６に中圧開閉弁７３及び中圧バッファタンク７２を備える中圧ユニット７０を付設する。 - 特許庁

The group III nitride compound semiconductor light-emitting diode includes a substrate, a buffer layer, an N-type semiconductor material layer, an active layer, and a P-type semiconductor material layer.例文帳に追加

ＩＩＩ族窒素化合物半導体発光ダイオードは、基板と、バッファ層と、Ｎ型半導体材料層と、活性層と、Ｐ型半導体材料層とを備えている。 - 特許庁

On a second main surface, an n^+ type buffer layer 3 is diffused and formed from the surface, and a p^+ type emitter layer 4 is diffused and formed more shallowly than the layer 3.例文帳に追加

第２の主面には、表面からｎ＋型バッファ層３が拡散形成され、その後ｎ＋型バッファ層３より浅くｐ＋型エミッタ層４が拡散形成されている。 - 特許庁

Semiconductor lasers LD1 and LD2 of different wavelength are integrally formed on a substrate 1 where an n-type GaN buffer layer 12 is formed on an n-type GaN substrate 11.例文帳に追加

ｎ型ＧａＮ基板１１上にｎ型ＧａＮバッファ層１２が形成された基板１に、波長の異なる半導体レーザＬＤ１，ＬＤ２が一体に形成される。 - 特許庁

Consequently, holes injected into the buffer layer 16 are more than electrons injected into the P type AlGaN layer 18 and the thickness of the buffer layer 16 is specified, so that the holes are injected into the N type light emission layer 14.例文帳に追加

このため、Ｐ型ＡｌＧａＮ層１８に注入される電子よりもバッファ層１６に注入されるホールの方が多くなり、バッファ層１６の厚さを所定の厚さとしておくことによりそのホールはＮ型発光層１４に注入される。 - 特許庁

A combination relates to the above two objects in regard to the new use of the rotary buffer, the new connection of the linear buffer to the toggle-type furniture hinge, and the new combination of the toggle-type hinge and the rotary and linear buffers.例文帳に追加

それぞれ回転緩衝装置の新規な使用、トグル型家具ヒンジへの線形緩衝装置の新規な結合、及び上記トグル型ヒンジと上記回転及び線形緩衝装置との新しい組合せに関し、組合せは上記二つの対象に係る。 - 特許庁

A barrier region 13 is disposed in an area below the gate region 17 in a boundary region of the channel layer 12 and the buffer layer 11, and contains p-type impurities at a higher concentration than the concentration of the p-type impurities in the buffer layer 11.例文帳に追加

バリア領域１３は、チャネル層１２とバッファ層１１との境界領域において、ゲート領域１７の下に位置する領域に配置され、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｐ型不純物を含む。 - 特許庁

An n-type buffer layer 102, n-type first clad layer 103, MQW active layer 104, p-type second clad layer 105, p-type etch stop layer 106 of energy band gap smaller than that of this second clad layer 105, p-type third clad layer 107 comprising the ridge part, and p-type protection layer 108 are provided on a GaAs substrate 101.例文帳に追加

ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型第１クラッド層１０３、ＭＱＷ活性層１０４、ｐ型第２クラッド層１０５、この第２クラッド層１０５よりもエネルギーバンドギャップの小さいｐ型エッチング停止層１０６、リッジ部を構成するｐ型第３クラッド層１０７、ｐ型保護層１０８を備える。 - 特許庁

A reception buffer 12, a first buffer control means 13 deciding an initial value for an allocation volume in the reception buffer for each data type and updating the initial value for the allocation volume according to release of the reception buffer, and a second buffer control means 13 dynamically updating the initial value for the allocation volume or the updated allocation volume are provided.例文帳に追加

受信バッファ１２と、データタイプ毎に前記受信バッファにおける割り当て容量の初期値を決定すると共に、前記割り当て容量の初期値を前記受信バッファの開放に伴って更新する第１のバッファ制御手段１３と、前記割り当て容量の初期値又は更新後の割り当て容量を動的に更新する第２のバッファ制御手段１３とを具備したことを特徴とする。 - 特許庁

A stripe base layer arranged alternately and repeatedly with an n-type base layer 21 and a p-type base layer 22 is formed on one surface of an n-type buffer layer 1 and a p-type well layer 3, an n-type emitter layer 4, an emitter electrode 10 and an insulating gate electrode 6 are formed on the base layer.例文帳に追加

ｎ型バッファ層１の一方の表面上にｎ型ベース層２１とｐ型ベース層２２が交互に繰返し配列されたストライプ状のベース層を形成し、このベース層状にｐ型ウェル層３、ｎ型エミッタ層４、エミッタ電極１０及び絶縁ゲート電極６を形成する。 - 特許庁

In the active layer 3 between the N-type buffer region 4 and the P-type base region 6, the N-type base region 12 is provided, and a gate electrode 9 is provided through a gate insulating film 14 extending from the surface of the N-type base region 12 onto the surface of the P-type base region 6.例文帳に追加

Ｎ型バッファ領域４とＰ型ベース領域６との間の活性層３には、Ｎ型ベース領域１２が設けられ、Ｎ型ベース領域１２の表面上からＰ型ベース領域６の表面上に延在するゲート絶縁膜１４を介してゲート電極９が設けられる。 - 特許庁

The solar cell includes a p-type layer 30, a buffer layer 31, an i-type layer 32 and an n-type layer 34, wherein the p-type layer 30 has a high-concentration amorphous silicon carbide layer 30a and a low-concentration amorphous silicon carbide layer 30b which has a lower dopant concentration of a p-type dopant than the high-concentration amorphous silicon carbide silicon layer 30a.例文帳に追加

ｐ型層３０と、バッファ層３１と、ｉ型層３２と、ｎ型層３４とを備え、ｐ型層３０は高濃度アモルファス炭化シリコン層３０ａと、高濃度アモルファス炭化シリコン層３０ａよりｐ型ドーパントのドーパント濃度が低い低濃度アモルファス炭化シリコン層３０ｂを設ける。 - 特許庁

The semiconductor device 100 that is a vertical IGBT includes a collector electrode 2, a p^+-type collector layer 4, an n^+-type buffer layer 6, an n^--type drift layer 8, a p-type body region 10, an n^+-type emitter region 12, a gate electrode 18, and an emitter electrode 14.例文帳に追加

縦型のＩＧＢＴである半導体装置１００は、コレクタ電極２と、ｐ^+型のコレクタ層４と、ｎ^+型のバッファ層６と、ｎ^−型のドリフト層８と、ｐ型のボディ領域１０と、ｎ^+型のエミッタ領域１２と、ゲート電極１８と、エミッタ電極１４を備えている。 - 特許庁

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode.例文帳に追加

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。 - 特許庁

An n-type AlGaAs clad layer of a first semiconductor laser 39 to be formed previously on an n-type GaAs buffer layer 22 is formed in the double-layer structure of the secondn-type Al_xGa_1-xAs (x = 0.500) clad layer 23 and the first n-type Al_xGa_1-xAs (x = 0.425) clad layer 24.例文帳に追加

ｎ型ＧaＡsバッファ層２２上に先に形成する第１半導体レーザ３９のｎ型ＡlＧaＡsクラッド層を、第２ｎ型Ａl_xＧa_1-xＡs(ｘ＝０.５００)クラッド層２３と第１ｎ型Ａl_xＧa_1-xＡs(ｘ＝０.４２５)クラッド層２４との２層構造に成す。 - 特許庁

The light emitting diode 1 is provided with a substrate 3 formed of a nitride for transmitting light, an n-type buffer layer 5 sequentially laminated on the principal surface 3a of the substrate 3, an n-type clad layer 7, an active layer 9, a p-type clad layer 11, and a p-type contact layer 13.例文帳に追加

発光ダイオード１は、光を透過する窒化物からなる基板３と、基板３の主面３ａ上に順に積層されたｎ型バッファ層５、ｎ型クラッド層７、活性層９、ｐ型クラッド層１１、及びｐ型コンタクト層１３とを備える。 - 特許庁

According to the configuration, swing width of output data outputted from the output buffer in pull-up operation or pull-down operation is widened, simultaneously output data skew is decreased and strength of the output buffer is increased even when it is the open drain type output buffer.例文帳に追加

この構成は、プルアップ動作やプルダウン動作の場合に出力バッファから出力される出力データのスイング幅を広げると同時に出力データスキューを減少させ、またオープンドレイン方式の出力バッファでも出力バッファの強度を増加させる。 - 特許庁

To solve the problem of a rack-and-pinion type steering device having possibility that a buffer member for preventing noise is deviated from a rack support member.例文帳に追加

ラックアンドピニオン式ステアリング装置では、ラック支持部材から騒音防止用の緩衝部材が位置ずれすることが懸念される。 - 特許庁

Valve timing (open, close) is specified at a remote position with corresponding to buffer height of a cam type valve gear from a full close position.例文帳に追加

バルブタイミング（開き、閉じ）を、全閉位置からカム式動弁機構における緩衝高さに対応して離隔した位置に特定する。 - 特許庁