「circuit processing」に関連した英語例文の一覧と使い方(133ページ目) - Weblio英語例文検索

The antenna freeder circuit is provided with a Si group substrate 1, high frequency semiconductor integrated circuits 2, 3 and a digital integrated circuit 4 that are formed integrally inside or on the surface of the Si group substrate 1, a system processing integrated circuit 11 and a dielectric multi-layer board 24.例文帳に追加

アンテナ給電回路はＳｉ系基板１と、Ｓｉ系基板１内部あるいは表面に一体に形成された高周波半導体集積回路２，３およびデジタル集積回路４と、システム化集積回路１１と、誘電体多層基板２４とを備えている。 - 特許庁

In order to select the polarity of liquid crystal impression voltage for driving a spatial light modulation element 25r, the driving polarity selection circuit 23 generates a control signal A for a change-over switch (SW) 25c for switching a video signal processing circuit 25a and a polarity inversion circuit 25b.例文帳に追加

駆動極性選択回路２３で、空間光変調素子２５ｒを駆動する液晶印可電圧の極性を選択するために、映像信号処理回路２５ａと極性反転回路２５ｂとの切り換えＳＷ２５ｃの制御信号Ａを生成するようにする。 - 特許庁

An image processing apparatus comprises: an average picture level (APL) calculation circuit 2 for calculating an ALP of inputted image data; a histogram analysis circuit 3 for analyzing a histogram; an image correction circuit 5 for correcting the inputted image data to produce output image data; and a CPU 4.例文帳に追加

入力された画像データのＡＬＰを算出するＡＰＬ算出回路２およびヒストグラムを解析するヒストグラム解析回路３と、入力された画像データを補正して出力画像データを生成する画像補正回路５と、ＣＰＵ４とを設ける。 - 特許庁

The G interpolating circuit 42 is made to perform pixel interpolation processing for a G signal based upon information on a corresponding area of a pixel of interest of the interpolation reference signal and output a GH signal after interpolation to an R interpolating circuit 43 and a B interpolating circuit 44.例文帳に追加

Ｇ補間回路４２に、補間基準信号における対応する注目画素領域の情報に基づいたＧ信号に対する画素補間処理を行わせ、補間後のＧＨ信号をＲ補間回路４３およびＢ補間回路４４へそれぞれ出力させる。 - 特許庁

A control circuit 57, when the alarm signal D3 is received and line quality information Dq from a line quality estimating circuit 52 indicates deterioration in line quality, since the reproduction clock is unstable the control circuit 57 stops the timing adjustment processing of the transmission clock.例文帳に追加

制御回路５７は、警告信号Ｄ３を受けたとき、および回線品質推定回路５２からの回線品質情報Ｄｑが回線品質劣化を示したときは、再生クロックが不安定であるので、送信クロックのタイミング調整処理を停止する。 - 特許庁

A signal outputted outside from a signal processing circuit 10 is inputted, by twos, in a quadruple signal generating circuit 20, and converted into a single quadruple digital signal, then outputted from a semiconductor integrated circuit 1 through an output pad 30.例文帳に追加

信号処理回路１０より外部に対して出力される信号は、２本ずつ４値信号生成回路２０に入力され１本の４値デジタル信号への変換が行なわれ、出力パッド３０を介して半導体集積回路１より出力される。 - 特許庁

In the arithmetic circuit 101, variation information detected for every time interval regulated by a timer 106 is stored in a register 111, statistical processing is performed by a statistic arithmetic circuit 112, and the temporarily fluctuating characteristic variation of the integrated circuit is detected.例文帳に追加

演算回路１０１では、タイマ１０６にて規定した時間間隔毎に検出したばらつき情報をレジスタ１１１に格納し、統計演算回路１１２にて統計処理を施し、集積回路の時間的に変動する特性ばらつきを検出する。 - 特許庁

The offset voltage of photodetectors 111-114 and an arithmetic processing circuit 120 are detected and the circuit 140 cancels the offset states of the photodetectors 111-114 and the circuit 120 while the servo system of an optical pickup is kept turned off.例文帳に追加

光ピックアップのサーボ系をＯＦＦにした状態で、フォトディテクタ１１１〜１１４および演算処理回路１２０までのオフセット電圧を検出し、第１のオフセット調整回路１４０によってフォトディテクタ１１１〜１１４および演算処理回路１２０のオフセットをキャンセルする。 - 特許庁

While the relay releasing circuit 120 operates in response to the control signal HC from the control circuit 60, the relay releasing circuits 140, 160 respectively operate when a vehicle stops and the ignition switch 15 is turned off, not through the processing of the control circuit 60.例文帳に追加

リレー解除回路１２０が制御回路６０からの制御信号ＨＣに応答して作動する一方で、リレー解除回路１４０，１６０は、制御回路６０の処理を介することなく、車両停止時およびイグニッションスイッチ１５のオフ時にそれぞれ作動する。 - 特許庁

If the transmit data DT are held at the memory circuit 34, the transmission/reception management circuit 31 directs the transmission processing circuit 33 to generate a transmit frame in which an acknowledgement includes the transmit data DT, when it performs the acknowledgement upon receipt of a transmission signal.例文帳に追加

送受信管理回路３１は、伝送信号の受信に対して確認応答を行う際に、メモリ回路３４に送信データＤＴが保持されている場合、送信処理回路３３によって、確認応答に送信データＤＴを含めた送信フレームを生成させる。 - 特許庁

To provide a high frequency signal processing circuit which can entirely be configured at low cost capable of attaining the compatibility between a compact switch circuit and a high isolation characteristic in case that a branching filter circuit separates a received signal into a high frequency signal and a low frequency signal to switch them.例文帳に追加

分波回路により受信信号を高域側信号と低域側信号とに分離してスイッチングを行なう際に、スイッチ回路のコンパクト化と高アイソレーション特性とを両立でき、しかも全体を安価に構成できる高周波信号処理回路を提供する。 - 特許庁

To provide a video signal processor suitable for circuit integration, in particular, large scale circuit integration the circuit of which selects a peak frequency appropriate to an input of an SD up-convert video image and to provide a video signal processing method and a television broadcast receiver.例文帳に追加

ＳＤアップコンバート映像の入力時にはそれに適したピーク周波数に回路自身が切り替えを行うことができ、集積回路化特にＬＳＩ化に適した映像信号処理装置、映像信号処理方法及びテレビ放送受信装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit device for video signal processing to reduce the manufacturing cost by generating an oscillation signal (a reference sub-carrier) without using a crystal oscillator in an oscillation signal generating circuit for color signal reproduction in a color synchronous circuit.例文帳に追加

色同期回路内の色信号再生用発振信号生成回路に水晶発振子を使用することなく発振信号（基準副搬送波）を生成させることにより、製造コストを下げる映像信号処理用半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit processing clock supply control to a peripheral circuit block by a flexible and integrative method, and allowing generation of an efficient low-power-consumption control program by use of an interrupt set in the peripheral circuit block.例文帳に追加

周辺回路ブロックに対するクロック供給制御を柔軟かつ統合的な方法で処理し、かつ周辺回路ブロックに設定された割り込みを利用し、効率の良い低消費電力制御プログラムを作成できる半導体集積回路を提供する。 - 特許庁

This invention may be also applicable to an electrical junction box 10 equipped with the circuit structure, a case 30 accommodating the circuit board 20 inside and having a signal processing section, and a connector for signal connection 21 that connects the circuit board 20 with the signal connection section.例文帳に追加

また、本発明は、上記の回路構成体と、信号処理部を有し、回路基板２０を内部に収容するケース３０と、回路基板２０と信号処理部を接続する信号接続用コネクタ２１とを備えた電気接続箱１０に適用してもよい。 - 特許庁

A detection circuit 3 detects in which of the receiving coils 21...2n the induced voltage is generated, and a signal processing circuit 4 outputs a position signal showing the position information of the transmission coil 1 on the basis of the detection result of the detection circuit 3.例文帳に追加

検出回路３は受信コイル２１…２ｎのうちいずれの受信コイルが誘導電圧が発生したかを検出し、信号処理回路４は検出回路３の検出結果に基づいて発信コイル１の位置情報を示すポジション信号を出力する。 - 特許庁

To provide an image signal recording and reproducing apparatus in which characteristics of a reproduced chrominance signal are improved by improving an integrated circuit which includes a reproduced chrominance signal processing circuit, and more appropriately switching ON/OFF of comb-filtering included within the integrated circuit.例文帳に追加

再生色信号処理回路を含む集積回路を改良し、集積回路内に含まれるコムフィルタ処理のオンオフをより適切に行うことにより、再生色信号の特性を向上させることができる画像信号記録再生装置を提供する。 - 特許庁

The input-output processor decides which work area is used to perform input- output processing of information about the logical channel according to the outputs of a fullness signal generation circuit 6, a noncoincident signal generation circuit 7 and a coincidence level number generation circuit 8.例文帳に追加

この入出力処理装置は、論理チャネルに関する情報をどのワークエリアを使用して入出力処理を行うかを、満杯信号生成回路６、不一致信号生成回路７、一致レベル番号生成回路８の出力に従って決定する。 - 特許庁

To provide a video signal reproducing circuit and video equipment, with which the radio wave of 900 MHz from the portable telephone set of GSM system is not detected by the amplifier circuit of the video equipment, in the video equipment having a circuit for processing the video signal of VTR or the like.例文帳に追加

ＶＴＲ等のビデオ信号を処理する回路を有するビデオ機器において、ＧＳＭ方式の携帯電話機からの９００ＭＨｚ帯の電波が、ビデオ機器の増幅回路により検波されないようなビデオ信号再生回路及びビデオ機器を提供する。 - 特許庁

To provide a video signal clamp circuit with which a stable image can be speedily outputted regardless of a gain value in video signal processing by controlling a gain of a video signal while using a variable gain amplifier, and of which circuit scale is smaller than a conventional circuit.例文帳に追加

可変ゲインアンプを用いて、映像信号の利得を制御することは映像信号処理において利得値にかかわらず、安定した画像を迅速に出力でき、かつ、回路規模が従来よりも小さな映像信号クランプ回路を提供することを目的とする。 - 特許庁

A system microcomputer 8 and a memory controller 9 reads memory contents stored in the memory circuit 6, performs a process for determining an appropriate frequency dividing ratio N by arithmetic processing, and controls a delay amount of the delay circuit 11 and the frequency dividing ratio N of the PLL circuit 7.例文帳に追加

システムマイコン８およびメモリコントローラ９は、メモリ回路６に記憶されたメモリ内容を読み込み、演算処理により適切な分周比Ｎを求めるための処理を行い、遅延回路１１の遅延量およびＰＬＬ回路７の分周比Ｎを制御する。 - 特許庁

To provide a multiplier/accumulator (MAC) unit in an integrated circuit which reduces power consumption, complexity and space in a circuit, and enhances arithmetical processing, and to further provide a dual MAC unit in which double MAC units are provided in the same integrated circuit.例文帳に追加

回路における消費電力、複雑さ及びスペースを低減し、かつ演算処理を高めた集積回路における乗算器／積算器（ＭＡＣ）ユニット、更に同一の集積回路に前記ＭＡＣユニットを二重に設けた二重ＭＡＣユニットを提供する。 - 特許庁

Under the control of the scene change detection circuit 26, the changeover switch 32 selects the output of the scene change information addition circuit 30, when the scene change is present or selects the frame data from the memory 24 when the scene change is absent, and outputs them to a recording processing circuit 34.例文帳に追加

切り替えスイッチ３２は、シーンチェンジ検出回路２６の制御下で、シーンチェンジがあった場合にはシーンチェンジ情報付加回路３０の出力を選択し、シーンチェンジが無い場合にはメモリ２４からのフレーム・データを選択して、記録処理回路３４に出力する。 - 特許庁

A video level decision circuit 22 compares a level of an imaged video signal a1 with a reference level, discriminates the pattern part of a subject, outputs a binarized video signal c1 and supplies it to a video signal processing circuit 27 via a synchronous conversion circuit 23.例文帳に追加

映像レベル判定回路２２は、撮像した映像信号ａ１のレベルを基準レベルと比較し、被写体のパターン部分を判別し、二値化された映像信号ｃ１を出力し、同期変換回路２３を介して映像信号処理回路２７に供給する。 - 特許庁

To provide a mold release polyester film for hot press molding that can reduce stains on circuit parts and circuit surfaces during hot press molding, especially at the time of production of a flexible printed circuit board (FPC), can provide sufficient mold releasability, and is suitable for a film for processing.例文帳に追加

熱プレス成型時、特にフレキシブルプリント配線板（ＦＰＣ）製造時の回路部、回路表面の汚染性を低下させることができ、十分な離型性を付与することのできる工程用フィルムとして好適な熱プレス成型用離型ポリエステルフィルムを提供する。 - 特許庁

To provide a high frequency signal processing circuit which is capable of making compatible compaction of a switch circuit and high isolation characteristics when performing switching branching a reception signal into a high frequency side signal and a low frequency side signal using a branching circuit and further which can be inexpensively configured as a whole.例文帳に追加

分波回路により受信信号を高域側信号と低域側信号とに分離してスイッチングを行なう際に、スイッチ回路のコンパクト化と高アイソレーション特性とを両立でき、しかも全体を安価に構成できる高周波信号処理回路を提供する。 - 特許庁

To provide a highly reliable multilayer printed board which hardly receives the effect of a processing method for an inner layer circuit board, the inner layer circuit board, and a copper foil grade using the inner layer circuit board; offers superior peeling strength between a resin and the copper foil and heat resistance; and, particularly, meets a demand for high peeling strength.例文帳に追加

内層回路基板の処理方法、内層回路基板及びそれを用いた銅箔グレードの影響を受け難く、樹脂／銅箔間のピール強度、耐熱性に優れて、特に高ピール強度が要求される高信頼性多層プリント配線板を提供する。 - 特許庁

The plasma processing apparatus is equipped with the three-dimensional microwave circuit for introducing an oscillated microwave to a vacuum chamber 1, and a microwave introducing part 25 which is connected to an end of the three-dimensional microwave circuit to form a boundary between the end of the three-dimensional microwave circuit and the inside of the vacuum chamber 1.例文帳に追加

プラズマ処理装置は、発振されたマイクロ波を真空チャンバ１に導くためのマイクロ波立体回路と、マイクロ波立体回路の端部に接続され、真空チャンバ１の内部との境界を形成するためのマイクロ波導入部２５とを備える。 - 特許庁

To provide a video signal multiplexer circuit for performing video signal processing while sharing the multiplexer circuit without need to prepare a circuit for multiplexing high-order bits and low-order bits for each signal when multiplexing and transmitting a Cb signal and a Cr signal.例文帳に追加

Ｃｂ信号およびＣｒ信号を多重して伝送する場合、それぞれの信号ごとに上位ビットと下位ビットを多重する回路を用意する必要がなく、多重化回路を共有して映像信号処理を行なう映像信号多重回路を提供する。 - 特許庁

A control circuit 8 receives the output of the jitter detecting circuit 7, performs arithmetic processing by using a DSP, etc., and controls the identification voltage Vth 9 of the limiter amplifier 4 so that the jitter quantity (the output of the jitter detecting circuit 7) of the binary equalized data signal becomes minimum.例文帳に追加

制御回路８はジッタ検出回路７の出力を受けて、DSP などを用いて演算処理を行ない、２値化等化データ信号のジッタ量（ジッタ検出回路７の出力）が最小になるように、リミッタアンプ４の識別電圧Ｖth９を制御する。 - 特許庁

A stream-disassembling circuit 24 outputs the AAU stream from an input buffer 22 to an expansion processing circuit 28 as it is, and outputs allocation information and scale factor selection information, which are included in the AAU stream, to an allocation arithmetic circuit 26.例文帳に追加

ストリーム分解回路２４は、入力バッファ２２からのＡＡＵストリームをそのまま伸長処理回路２８に出力すると共に、そのＡＡＵストリームに含まれるアロケーション情報及びスケールファクタ選択情報をアロケーション演算回路２６に供給する。 - 特許庁

In the case of a reproduction mode, a reproduced digital signal passing through a digital signal processing circuit 12 and the bus interface circuit 14 from a magnetic head 13 is optically modulated by the optical MODEM circuit 15 and sent to an optical cable 17 from the optical fiber terminal 16.例文帳に追加

再生モード時には、磁気ヘッド１３からデジタル信号処理回路１２およびバスインターフェース回路１４を通った再生デジタル信号は光変復調回路１５により光変調されて光ファイバー端子１６より光ケーブル１７に送出される。 - 特許庁

The board 13 is constituted of a connector for connection 14 with the board 1, an interface control circuit 16 with a host system 19, a connector for connection 17 with the host system 19, an SPM(Spindle Motor)/VCM(Voice Coil Motor) control circuit 18 and an arithmetic processing circuit 15.例文帳に追加

印刷回路板１３は、印刷回路板１との接続用コネクタ１４と、上位システムとのインタフェース制御回路１６と、上位システム１８との接続用コネクタ１７と、ＳＰＭ(Spindle Motor)／ＶＣＭ(Voice Coil Motor)制御回路１８と、演算処理回路１５とから構成される。 - 特許庁

An output (pulse density modulation binary data sequence) pdm_-out of the threshold processing circuit 240 is digitized by an analog/digital converter 250 for each clock of a delta/sigma modulation circuit 110 and afterwards fed back to the subtraction circuit 220 as a digital feedback signal ad_-out.例文帳に追加

閾値処理回路２４０の出力（パルス密度変調バイナリデータシーケンス）ｐｄｍ＿ｏｕｔは、デルタシグマ変調回路１１０の１クロック毎に、アナログ・デジタルコンバータ２５０によってデジタル化された後、デジタルフィードバック信号ａｄ＿ｏｕｔとして、減算回路２２０にフィードバックされる。 - 特許庁

To provide a mold release polyester film for hot press molding suitable as a film for processing, capable of reducing the stainability of a circuit portion and the surface of a circuit during hot press molding, especially during production of the flexible printed circuit board (FPC) and capable of providing mold releasability.例文帳に追加

熱プレス成型時、特にフレキシブルプリント配線板（ＦＰＣ）製造時の回路部、回路表面の汚染性を低下させることができ、十分な離型性を付与することのできる工程用フィルムとして好適な熱プレス成型用離型ポリエステルフィルムを提供する。 - 特許庁

To provide a control method and a circuit which prevent a malfunction due to a voltage drop, without increasing physical cost, speed-wise penalty, and a load of software processing, regarding an integrated circuit such as an LSI with a built-in circuit for stopping a clock and performing supply control.例文帳に追加

クロックの停止、供給制御を行う回路を内蔵したＬＳＩ等の集積回路に関し、物理的なコストや速度的なペナルティ及びソフトウェア処理の負荷を増加することなく、電圧降下による誤動作を防止する制御方式と回路を提供する。 - 特許庁

A self-diagnosis circuit 16 performs the self-diagnosis processing of a self-device when a self-diagnosis mode is realized prior to a connection procedure while the circuit does not perform the connection procedure of a data transfer control circuit 14 when abnormality occurs in the self-device on the basis of the diagnosis result.例文帳に追加

自己診断回路１６は、接続手続きに先立って自己診断モードが成立するときに自装置の自己診断処理を実行し、その診断結果に基づいて自装置に異常がある場合にデータ転送制御回路１４の接続手続きを実行しない。 - 特許庁

A plurality of pieces of arithmetic processing are executed in parallel by mapping each different circuit in each stage of the reconfigurable circuit 12 as in this method, whereby high-speed configuration of a desired circuit associated with high-speed mapping or a high-speed logic operation can be attained.例文帳に追加

本方式の如く、リコンフィギュラブル回路１２の各段で、それぞれ別の回路をマッピングし、複数の演算処理を並列して実行することにより、高速なマッピングに伴う高速な所期の回路の構成すなわち高速な論理動作を実現することができる。 - 特許庁

To provide controller for a plurality of boxes of a home delivery box or the like capable of being simply and inexpensively realized in the constitution relating to signal receiving between a central processing circuit and a block circuit without need of CPU in each block circuit.例文帳に追加

中央処理回路とブロック回路との間の信号授受に係る構成を簡便に、しかも、各ブロック回路にはＣＰＵを必要とすることなく低コストで実現することができる宅配ボックス等の複数ボックス制御装置を得ることを目的とする。 - 特許庁

In normal operation, a radio transmission processing circuit 4 synthesizes the perch channel signal and the active system synthesis spread signal from the 0 system spread processing section 3a and the active system synthesis spread signal from the 1 system spread processing section 3b and an antenna 5 emits the synthesized signal.例文帳に追加

正常動作時には、０系拡散処理部３ａからの止まり木チャネル信号と現用系合成拡散信号と、１系拡散処理部３ｂからの現用系合成拡散信号とが、無線送信処理回路４で合成され、アンテナ５から放射される。 - 特許庁

The area cut-out circuits 100, 120 extract a class tap and a prediction tap on the basis of the input image signal and the field/frame processing identification circuit 11 identifies which of field DCT processing/frame DCT processing is conducted at compensation coding.例文帳に追加

入力画像信号に基づいて、領域切り出し回路１００、１２０がクラスタップ、予測タップを抽出し、また、フィールド／フレーム処理識別回路１１がフィールドＤＣＴ処理／フレームＤＣＴ処理の何れが圧縮符号化時に行われたかの識別を行う。 - 特許庁

To provide an image processing method capable of reducing a circuit scale and a processing time related to an image process of distortion compensation and shading compensation for an image imaged by an imaging element through a lens optical system; an image processing device; and an image formation device.例文帳に追加

レンズ光学系を通して撮像素子により撮像された画像についての歪み補正及びシェーディング補正の画像処理に関する回路規模及び処理時間の縮小化を実現できる画像処理方法、画像処理装置及び画像形成装置を提供する。 - 特許庁

The image processing circuit 4 sequentially carries out the processing above to each pixel to quickly apply the pseudo halftone processing to image data while reading the image data of an original without increasing a load on a control means CPU and can employ an inexpensive CPU.例文帳に追加

これを各ピクセルについて順次行うことにより、制御手段ＣＰＵの負担を増やすことなく、原稿の画像データを読み取りながら、その読み取った画像データに迅速に擬似中間調処理を施すことができ、安価なＣＰＵを用いることが可能となる。 - 特許庁

The integrated processing and sensing wafer 100 includes a signal processing circuit or signal processing layer 102 disposed adjacent to a first surface 104 of a substrate layer 106, and a magnetic sensor element 108 disposed on an opposing surface 110 of the substrate layer 106.例文帳に追加

統合処理及び感知ウェハー１００は、基板層１０６の第一の表面１０４に近接して配置された信号処理回路又は信号処理層１０２と、基板層１０６の反対の表面１１０上に配置された磁気感知素子１０８とを有する。 - 特許庁

A first secure processing program determines the existence of alteration of a second secure processing program by using a hush value received from the second secure processing program after invalidating an analysis by a debugger by outputting a debugger control signal indicating "invalidation" to a debugger invalidation circuit.例文帳に追加

第１セキュア処理プログラムは、デバッガ無効化回路へ「無効」を示すデバッガ制御信号を出力することにより、デバッガによる解析を無効にした上で、第２セキュア処理プログラムから受け取ったハッシュ値を用いて、第２セキュア処理プログラムの改竄の有無を判定する。 - 特許庁