「core program」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An electronic device such as a network-enabled television 5, a PC 6, a car navigation device 7 or a cellphone 8 has an agent core program 15.例文帳に追加

ネットワーク対応型テレビジョン５、ＰＣ６、カーナビゲーション装置７及び携帯電話機８等の電子機器には、エージェントコアプログラム１５を備える。 - 特許庁

Thereafter, a favorable data of the NC program locus is provided from the machining shape locus, the position of the center of gravity of the core and the data of the approaching route (S9).例文帳に追加

そして、加工形状軌跡と中子の重心の位置とアプローチ経路のデータから好適なＮＣプログラム軌跡のデータを得る（Ｓ９）。 - 特許庁

Portions of the application program that rely on specific features of the multi-core GPU are converted by a translator for execution by the general purpose CPU.例文帳に追加

マルチコアＧＰＵの特定の特徴に依存するアプリケーションプログラムの部分は、トランスレータにより、汎用ＣＰＵで実行するように変換される。 - 特許庁

The processor includes: a program selection unit 12 for selection a program to be activated from a plurality of programs in response to a state of input of a reset signal; a register 13 for storing a selection result of the program selection unit 12; and a CPU core 11 for performing processing to switch the program to be activated on the basis of the selection result.例文帳に追加

プロセッサは、リセット信号の入力の状態に応じて、複数のプログラムの中から起動すべきプログラムを選択するプログラム選択部１２と、プログラム選択部１２の選択結果を記憶するレジスタ１３と、選択結果に基づいて、起動するプログラムを切り替える処理を行うCPUコア１１とを有する。 - 特許庁

To provide a computer etc. capable of improving operation performance by a multi-core processor and achieving power saving effect, without altering an object program.例文帳に追加

対象プログラムを修正しなくとも、マルチコアプロセッサによる動作性能向上や省電力化の効果を得ることを可能とするコンピュータ等を提供する。 - 特許庁

To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system.例文帳に追加

マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。 - 特許庁

A plurality of patterns for executing a task to be executed by each CPU core in order to execute a parallel processing program are generated by reproducing the task.例文帳に追加

タスク複製をおこなって、並列処理プログラムを実行させるための各ＣＰＵコアによって実行されるタスクの実行パターンを複数生成する。 - 特許庁

This invention includes an invention where a function of saving and restoring not only the object being the update object but also a program object group being a core of functions of an apparatus is added.例文帳に追加

更新対象のオブジェクトだけでなく、機器が有する機能の核となるプログラムオブジェクト群を退避させ、復旧させる機能を付加した発明を含む。 - 特許庁

Then the core 2 checks whether the updated firmware 221 operates normally by executing the test program 222 for the updated firmware 221.例文帳に追加

そして、コア２において、更新ファームウェア２２１に対してテストプログラム２２２を実行することにより更新ファームウェア２２１が正常に動作するか否かを検査する。 - 特許庁

The extensions can be added statically prior to compiling the core version of a software program or dynamically at runtime.例文帳に追加

一形態としてソフトウェアプログラムのコアバージョンをコンパイルするのに先立って拡張を静的に加える、また実行時に拡張を動的に加えることもよい。 - 特許庁

Portions of the application program that rely on specific features of the multi-core GPU are converted by a translator for execution by the general purpose CPU.例文帳に追加

マルチコアＧＰＵの特定の特徴に依存するアプリケーションプログラムの部分は、トランスレータにより、汎用ＣＰＵにより実行するように変換される。 - 特許庁

Encryption processing of data after compression is performed by performing reconfiguration of a program of a first accelerator core (58) in two or more accelerator cores (57, 58) for encryption processing.例文帳に追加

複数のアクセラレータコア（５７，５８）における第１アクセラレータコア（５８）のプログラムを暗号化処理用に再構成して圧縮後のデータの暗号化処理を行う。 - 特許庁

The function achieving means may be a program executed by a microcontroller provided in the controller, or a core of a CPU provided in the microcontroller.例文帳に追加

上記の機能実現手段とは、制御装置が備えるマイクロコントローラが実行するプログラム、またはこのマイクロコントローラが備えるＣＰＵのコアである。 - 特許庁

A providing object B as a customer of a core object A and an object of purchasing D as a customer of a core object B can request quotation directly over the Web by the quotation, negotiation, and ordering program for obtaining an answer.例文帳に追加

中核対象Ａの顧客である提供対象Ｂと中核対象Ｃの顧客である購入対象Ｄはその見積・交渉・発注プログラムにより直接Ｗｅｂ上で見積を依頼し、回答を得ることができる。 - 特許庁

The cooking apparatus 1 includes core temperature detection arrangement 31 for detecting the core temperature of some a of the plurality of cooked objects a in the cooking chamber 3, and control arrangement 41 for controlling the heating arrangement 11 following the set cooking program.例文帳に追加

調理装置１は、調理室３内の複数の被加熱物ａのうちの一部の被加熱物ａの芯温を検知する芯温検知手段31と、設定調理プログラムに従って加熱手段11を制御する制御手段41とを備える。 - 特許庁

The bank BK4 is a user bank allowed to be accessed by an application program executed by the CPU core 10, and access from the application program to banks BK1 to BK3 other than the bank BK4 is inhibited.例文帳に追加

さらに、バンクＢＫ４は、ＣＰＵコア１０で実行されるアプリケーションプログラムによるアクセスが許可されるユーザバンクであり、バンクＢＫ４を除く他のバンクＢＫ１乃至ＢＫ３に対するアプリケーションプログラムによるアクセスが禁止される。 - 特許庁

The CPU core 6 executes the interrupt processing program corresponding to the other interrupt factor generated while the interrupt processing program is being executed without returning normal processing by executing a branch instruction.例文帳に追加

ＣＰＵコア６は、その分岐命令を実行することによって、通常処理に戻ることなく、割り込み処理プログラムの実行中に発生した他の割り込み要因に対応する割り込み処理プログラムを実行する。 - 特許庁

In adopting the plu-thermal program to existing nuclear installations, permission for amendment of the reactor installment license is required to load MOX fuel into the reactor core. The licensees seeking for the plu-thermal program consecutively obtained the permission of license amendment.例文帳に追加

プルサーマルを行うにあたっては、原子炉で使用する燃料としてMOX燃料を追加するための原子炉設置許可の変更が必要であり、原子炉設置者は順次プルサーマルに係る設置変更許可を受けている。 - 経済産業省

In a method for changing a configuration of a multi-core processor, a throttle module may determine the amount of parallelism present in the currently-executing program, and change the execution of the threads of that program on the various cores.例文帳に追加

マルチコアプロセッサの構成を変更するための方法で、スロットルモジュールが、現在実行されているプログラムに存在する並列性の量を求めることができ、さまざまなコアにおけるそのプログラムのスレッドの実行を変更することができる。 - 特許庁

A RAM transfer process unit 12 reads a program in a block to be protected within the Flash module 20 before responding to access from the CPU core 30, and transfers the program to a Protect-RAM 11 which is the same size as each block.例文帳に追加

ＲＡＭ転送処理部１２は、Ｆｌａｓｈモジュール２０内の保護対象ブロックのプログラムをＣＰＵコア３０からのアクセスに応じる前に読み出して、各ブロックと同一サイズのＰｒｏｔｅｃｔ−ＲＡＭ１１に転送する。 - 特許庁

To provide a debugging device for improving debugging efficiency under the consideration of the deviation of the stop timing of a program or the difference of operating frequency when performing debugging in a multi-core environment.例文帳に追加

マルチコア環境のデバッグにおいて、プログラムの停止タイミングのずれや、動作周波数の違いを考慮して、デバッグ効率を向上させるデバッグ装置を提供する。 - 特許庁

In addition to the core content such a television program or a Web page sought by the viewer, the video receiver receives a number of video advertisements as well as targeting instructions from the video stream.例文帳に追加

視聴者の求めるテレビ番組やウェブページなどのコアコンテンツに加えて、ビデオ受信器は、ビデオストリームから多数の映像広告ならびにターゲティング命令を受信する。 - 特許庁

In addition, an estimated load which reflects the state when an exclusive processing program is executed is obtained, and the processing execution time for each CPU core is calculated on the basis of the estimated load.例文帳に追加

そして、専従処理プログラムを実行時の状態を反映した推定負荷を求めて、その推定負荷に基づき、各ＣＰＵコアの処理の実行時間を計算する。 - 特許庁

Program guide information is converted into DC meta data according to a cross reference table that describes a cross reference between program guide information stipulated by the ARIB(Association of Radio Industries and Business) and DC(Dublin Core) meta data in compliance with the standards RFC(Request For Comment) 2413 of the IETF(Internet Engineering Task Fource) that is meta data of a common format as to information on the Internet.例文帳に追加

ＡＲＩＢ（Association of Radio Industries and Businesses）で規定されている番組案内情報と、インターネット上の情報についての、共通のフォーマットのメタデータであるＩＥＴＦ（Internet Engineering Task Force）のＲＦＣ（Request For Comment）２４１３の規格に準拠したＤＣ（Dublin Core）メタデータとの対応関係を記述した対応表（図５）にしたがって、番組案内情報が、ＤＣメタデータに変換される。 - 特許庁

The CPU core 10 makes a transfer request which is a request from the user program, for designating virtual addresses of a transfer source and a transfer destination in a memory space allocated to the user program be stored in a prescribed area of a main memory 300.例文帳に追加

ＣＰＵコア１０は、ユーザプログラムからの要求であって、そのユーザプログラムに対して割り当てられたメモリ空間における転送元および転送先の仮想アドレスを指定する転送要求を、メインメモリ３００の所定領域に記憶させる。 - 特許庁

To provide a device and a method for program generation for laser trimming which are free of a human miss even when the same memory core is used and does not have the necessary time for the generation affected by the experience, etc., of a program generator, a recording medium, and a laser trimming machine.例文帳に追加

同一のメモリコアを用いる場合に、人手によるミスがなく、作成に要する時間もプログラム作成者の経験等に左右されることがないレーザトリミング用プログラム作成装置、方法、記録媒体およびレーザトリミング装置を提供する。 - 特許庁

The quotation, negotiation, and ordering program, which runs over the Web of the Internet is provided for a company which has plural customers, and then a network with the customers is constituted to obtain core objects.例文帳に追加

複数の顧客を持つ企業にインターネットのＷｅｂ上で作動する見積・交渉・発注プログラムを提供し、これにより顧客とのネットワークを構成し中核対象となる。 - 特許庁

A control unit 12 of a processor device 1-2 generates and transmits a break notice signal to a communication unit 11 of the own processor device on detecting a core processor 13 of the own processor device breaking execution of a program.例文帳に追加

プロセッサ装置１−２の制御部１２は、コアプロセッサ１３がプログラムの実行をブレークしていることを検出したとき、ブレーク通知信号を発生して通信部１１に送信する。 - 特許庁

When the execution of the instruction of a mask instruction ROM 31 under the control of a CPU core 30 reaches the front of start address of the update area, an update program is executed by a debug control part 20.例文帳に追加

デバッグ制御部２０は、ＣＰＵコア３０によるマスク命令ＲＯＭ３１の命令実行が、更新エリアのスタートアドレスの前まで達すると、更新プログラムを実行させる。 - 特許庁

A debug tool 14 receives the branch origin address value stored in the internal register from the CPU core 21 through a debug I/F 23, and calculates the execution path of the program based on the address value.例文帳に追加

デバッグツール１４は、内部レジスタに保持されている分岐元アドレス値をＣＰＵコア２１からデバッグＩ／Ｆ２３を介して受け取り、該アドレス値に基づいてプログラムの実行経路を算出する。 - 特許庁

In addition, people wanted to dynamically load things at run time, or to junk parts of their program after the init code had run to save in core memory and swap space. 例文帳に追加

それぞれのコンソールは、個別の出力チャンネルを持っており、 また FreeBSDはある仮想コンソールから次に切り替えるのに応じて、キーボード入力とモニター出力を適切につなぎ直します。 - FreeBSD

The assertion base verification is performed by using the verification device 102 of hardware configuration which performs parallel operation independently of a CPU core 103 of the microcomputer which executes a control program serially.例文帳に追加

制御プログラムを逐次実行するマイクロコンピュータのＣＰＵコア１０３と独立して並行動作するハードウェア構成の検証装置１０２を用いアサーションベース検証を行う。 - 特許庁

Each core 112 of a multi-core processor 11 allocates a virtual address inside a main memory space to a physical register inside a register file 1112 based on a request from a program, records correspondence relation between the virtual address and the physical register in a virtual register conversion table 1121, and manages it.例文帳に追加

マルチコアプロセッサ１１の各コア１１２は、プログラムからの要求に基づき、メインメモリ空間中の仮想アドレスをレジスタファイル１１１２内の物理レジスタに割り当て、当該仮想アドレスと物理レジスタとの対応関係を仮想レジスタ変換表１１２１に記録して管理する。 - 特許庁

At this time, a time period required for compression processing of data for one frame and a total time period of a program rewrite time period of the first accelerator core and a required time period to carry out encryption processing of accumulated after compression data at the first accelerator core are managed so that they may become almost equal.例文帳に追加

このとき、１フレーム分のデータの圧縮処理に要する時間と、上記第１アクセラレータコアのプログラム書換え時間、及び蓄積された圧縮後のデータの暗号化処理を上記第１アクセラレータコアで実施するのに要する時間の合計時間とがほぼ等しくなるように管理する。 - 特許庁

To provide an information processor which can be mounted on a target device and includes a core processor, and is suitable for a variety of kinds of debugging processing for a program controlling target device without altering the processor core, and executing methods for various debugging processing of the information processor.例文帳に追加

ターゲット装置に搭載可能で、且つ、プロセッサ・コアを含み且つ当該プロセッサ・コアの改造無しに、ターゲット装置を制御するプログラムに対して、様々な種類のデバッグ処理を行うのに好適な情報処理装置、当該情報処理装置における、各種デバッグ処理の実行方法を提供する。 - 特許庁

The boot program 31 detects jump to a zero address from a stack 11, also detects continuous reset from a debug board 70 to set the flag 41, also examines the flag 41 and the register 61, activates a core dump program 32 if a core dump request exists to write contents of a RAM 40 in an HDD 20 and also compresses them to store them in the HDD 20.例文帳に追加

ブートプログラム３１はスタック１１から０番地へのジャンプを検出するほか、デバッグボード７０からの連続リセットを検出してフラグ４１を設定すると共に、フラグ４１及び汎用レジスタ６１を調べ、コアダンプ要求があればコアダンププログラム３２を起動してＲＡＭ４０の内容をＨＤＤ２０に書き出すほか、これを圧縮してＨＤＤ２０に蓄積する。 - 特許庁

To efficiently achieve data processing by reducing an idle time concerning a multi-core system by applying a data processor, a data processing method, the program of the data processing method and a recording medium for recording the program of the data processing method to, for example, an optical disk device.例文帳に追加

本発明は、データ処理装置、データ処理方法、データ処理方法のプログラム及びデータ処理方法のプログラムを記録した記録媒体に関し、例えば光ディスク装置に適用して、マルチコアシステムに関して、空き時間を低減して効率良くデータ処理する。 - 特許庁

From the next time, the java ringer melody program having already been stored is started and the top page and succeeding display menus are formed on the basis of the stored core display data and sequentially displayed on a display device 212.例文帳に追加

次回からは、既に記憶されたｊａｖａ着メロプログラムが起動され、記憶されたコア表示データに基づきトップページやその後の表示画面が形成され、表示器２１２に順次表示される。 - 特許庁

A digital signal processor 1 consists of a download interface 11, a DSP core 12, a program memory 13, a data memory 14, a peripheral circuit 15, and a key code memory 16, which are connected with each other via internal buses.例文帳に追加

デジタル信号処理装置１は、ダウンロードインターフェース１１、ＤＳＰコア１２、プログラムメモリ１３、データメモリ１４、周辺回路１５、キーコードメモリ１６から構成され、それぞれ内部バスで接続されている。 - 特許庁

To provide an image processor equipped with a multi-core CPU to efficiently operate a plurality of PDL (Page Description Language) analysis modules in parallel, and an image processing method, an image processing program and a recording medium.例文帳に追加

本発明は、マルチコアＣＰＵを搭載して複数のＰＤＬ解析モジュールを効率的に並列動作させる画像処理装置、画像処理方法、画像処理プログラム及び記録媒体に関する。 - 特許庁

When the calculated processing load of the image processing program 162 is less than the threshold value, the load control part 32 continues allocation of the task corresponding to the variable arithmetic module 23 to the arithmetic core 110.例文帳に追加

負荷制御部３２は、算出された画像処理プログラム１６２の処理負荷がしきい値以上でない場合、変動演算モジュール２３に対応するタスクを演算コア１１０に割り当てる処理を続行する。 - 特許庁

A scheduler 311 allocates tasks of an image analysis module 21, a fixed arithmetic module 22, and a variable arithmetic module 23 in an image processing program 162, to an arithmetic core 110 according to execution order.例文帳に追加

スケジューラ３１１は、画像処理プログラム１６２内の画像解析モジュール２１、固定演算モジュール２２、及び変動演算モジュール２３のタスクを、実行順序に従って演算コア１１０へ割り当てる。 - 特許庁

To precisely evaluate a reactivity effect of a control rod compared with a prior art, in a nuclear characteristic simulation program for a three-dimensional reactor core having a mesh inserted partially with the control rod.例文帳に追加

制御棒が部分的に挿入されたメッシュが存在する三次元炉心の核特性シミュレーションプログラムにおいて、従来より制御棒の反応度効果を精度良く評価できる方法の提供。 - 特許庁

The processing can be changed flexibly in each of the processor core, according to an executed software, and a description of a program is simplified because a program comprising three main steps of acquisition of a processing objective data, execution of set processing and an output of a processed result.例文帳に追加

また、各プロセッサコアにおいては、実行するソフトウェアにより、柔軟に処理を変更可能であると共に、処理対象データの取得、設定された処理の実行、処理結果の出力の３つの主要なステップからなるプログラムを実行すれば良いため、プログラムの記述を簡単なものとすることができる。 - 特許庁

A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加

グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁