「data processing cycle」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Accordingly an output cycle of drive data outputted in 2 [msec] of a predetermined cycle from a data output means by controlling the main CPU 32 and an output cycle of drive signals outputted in 6 [msec] of a specific cycle from the output drive circuit 38 come to be different from each other and a player becomes unrecognizable of a control processing cycle of the main CPU 32.例文帳に追加

従って、メインＣＰＵ３２の制御によってデータ出力手段から２[ｍｓｅｃ]の所定の周期で出力される駆動データの出力周期と、出力駆動回路３８から８[ｍｓｅｃ]の特定の周期で出力される駆動信号の出力周期とは、異なるようになり、遊技者は、認識可能な被駆動装置の動作周期から、メインＣＰＵ３２の制御処理周期を認識出来なくなる。 - 特許庁

After that, a data processing device 20 determines whether the cycle of the photoelectric volume pulse wave is within a permissible range or not, and the waveform data of an abnormal cycle part are replaced with a previously calculated standard waveform model.例文帳に追加

その後、データ処理装置２０が光電容積脈波の周期が許容範囲内であるか、否かの判定を行い、異常周期部分の波形データについては予め算出された標準波形モデルと置き換える置換処理がなされる。 - 特許庁

A sensor module carries out tire state quantity measurement processing at a cycle shorter than a data request cycle as to at least one tire state quantity, and if the tire state quantity is abnormal, immediately transmits abnormal condition data, and uses an abnormal condition data transmission dedicated channel AB as a frequency band used for transmission of the abnormal condition data.例文帳に追加

センサモジュールは、少なくとも一つのタイヤ状態量に関し、データ要求周期よりも短い周期で、タイヤ状態量を測定する処理を行い、もしタイヤ状態量が異常である場合には、直ちに異常データを送信し、この送信に用いる周波数帯域として、異常データ送信専用チャンネルＡＢを用いる。 - 特許庁

A frequency dividing means 23 divides the frequency of the double speed clock signal into 1/2 cycle to generate a clock signal to be used in the data processing means.例文帳に追加

分周手段２３では、前記倍速クロック信号を２分の１の周期に分周してデータ処理手段の内部で使用するクロック信号を生成する。 - 特許庁

Specifically, the ECC processing is performed during the cycle of burst transfer in which a plurality of data are successively input to or output from a shift register.例文帳に追加

具体的には、シフトレジスタ１０１から複数のデータが連続して入出力されているバースト転送サイクル内において、ＥＣＣ処理を実行する。 - 特許庁

To achieve improvement in separation performance of a target without executing average processing and the like of a correlation matrix through the use of past data about control cycle and an increase in the frequency of acquisition.例文帳に追加

過去制御サイクルのデータの使用や取得回数の増加による相関行列等の平均処理をしなくても、ターゲットの分離性能を向上できる。 - 特許庁

The calculation part 32 calculates an accumulated thermal fatigue value based on data of the cycle count processing, and the display part 22 displays the acquired accumulated thermal fatigue value.例文帳に追加

計算部３２は、サイクルカウント処理のデータに基づいて累積熱疲労値を計算し、表示部２２は取得された累積熱疲労値を表示する。 - 特許庁

To provide a method and a device for uncompressing three or more bytes per one processor cycle from a stream of the compressed data by using a processing pipeline.例文帳に追加

処理パイプラインを使用して圧縮データのストリームから１プロセッサ・サイクル当たり３個以上のバイトを圧縮解除するための方法及び装置を提供する。 - 特許庁

When the preparation processing of the delivery management information is started in the next cycle, the delivery management information preparing part 14 carries out the decision processing of the delivery date and delivery route based on the data of the information management data base 11 at that point in time.例文帳に追加

配送管理情報作成部１４は、次の周期で配送管理情報の作成処理が起動された場合、その時点の情報管理データベース１１のデータに基づいて配送日および配送ルートの決定処理を行う。 - 特許庁

This computer system is provided with a tracking processing part 19 for reflecting tracking data on each start cycle of an application to be referred to and updated by the computer system of a control system according to the application, on a main memory 17 of the waiting system in a tracking processing timing on each start cycle.例文帳に追加

アプリケーションによって制御系の計算機システムが参照、更新する、前記アプリケーションの起動周期毎のトラッキングデータを、前記起動周期毎のトラッキング処理タイミングにおいて待機系の主メモリ１７へ反映させるトラッキング処理部１９を備える。 - 特許庁

Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.例文帳に追加

そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions.例文帳に追加

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。 - 特許庁

A control unit 1 repeats the processing cycle of steps S3 to S9 so as to successively record frame data acquired by an imaging part 7 in a storage 3, and to record an animation data file in the storage part 3.例文帳に追加

制御部１は、ステップＳ３〜ステップＳ９の処理サイクルを繰り返すことによって、撮像部７により取得されたフレームデータを記憶部３に順次記録し、動画データファイルを記憶部３に記録する。 - 特許庁

The command execution circuit 108 includes a digital logic circuit for processing data in response to the command, and a latch point circuit for latching the data for every clock cycle, for supply to the next execution stage.例文帳に追加

実行ステージ１０８は、命令に応じてデータを処理するデジタル論理回路と、次段の実行ステージに対して供給するため、各クロックサイクルごとに、データをラッチするラッチポイント回路と、を含む。 - 特許庁

The information processing apparatus shortens a process of detecting the cycle delay amount (corresponding to an amount by which a signal for stop control over a mechanism latching the data on the information processing apparatus side) by prestoring delay information indicating the relation between a calibration pattern to be received and a cycle delay amount.例文帳に追加

受信することになるキャリブレーションパターンとサイクル遅延量との関係を示す遅延情報を予め記憶しておくことで、サイクル遅延量（情報処理装置側のデータをラッチする機構の停止制御をする信号を遅延させる量に相当する）を検出する処理を短縮する。 - 特許庁

To provide a data processor allowing reading or writing of data with a combination of optional addresses in one processing cycle regardless of arrangement of the image data after rearrangement by using a multiport memory to heighten flexibility of the data to be read or written.例文帳に追加

マルチポートメモリを使用することによって読出し、または書込みされるデータの自由度を高め、並び替え後の画像データの配列によらず、１回の処理サイクルで任意のアドレスの組合せでデータを読出す、あるいは書込むことが可能なデータ処理装置を提供する。 - 特許庁

To measure a noise properly during a scan cycle, and to reflect to data processing, concerning a spectrum signal correction method in a quadrupole mass spectrometer.例文帳に追加

四重極質量分析装置におけるスペクトル信号補正方法に関し、スキャンサイクル中に適宜ノイズを測定し、データ処理に反映させることを目的としている。 - 特許庁

When a central processing unit 4 sets a cycle to an operating cycle control circuit 3 at the time when an external interface control circuit 1 periodically performs communication operation, the operation of the external interface control circuit 1 or data transfer control circuit 2 is independently stopped and afterwards, the operating cycle control circuit 3 enables the external interface control circuit or data transfer control circuit to be operated in that cycle again.例文帳に追加

外部インタフェース制御回路（１）が周期的に通信動作を行うとき、動作周期制御回路（３）に中央処理装置（４）がその周期を設定すると、外部インタフェース制御回路（１）やデータ転送制御回路（２）の動作が自立的に休止された後、動作周期制御回路（３）は、その周期で外部インタフェース制御回路やデータ転送制御回路等を再び動作可能にする。 - 特許庁

When the address and data are written into the FIFO 14, a blend processing circuit 15 conducts a read modify write cycle of reading the data of the same address out of a memory 17 and mixing the read out data and the data written into the FIFO 14, then rewriting the same into the memory 17.例文帳に追加

そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すリード・モディファイ・ライトサイクルを行う。 - 特許庁

With regard to an image data process by controlling writing and readout of image data so as to be completed within one access cycle, a processing using a field memory is made processable in substitute for the conventional process, where a frame memory has been used.例文帳に追加

画像データ処理に関して、従来フレームメモリで処理していたものを、画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御することで、フィールドメモリを用いた処理を可能とする。 - 特許庁

When the CCD data of the odd-numbered frame images are written, animation processing based on the CCD data of the even-numbered frame image written in the previous cycle is performed in parallel with this.例文帳に追加

奇数番目のフレーム画像のＣＣＤデータの書込みを行っている場合には、これと並行して、１つ前のサイクルで書き込まれた偶数番目のフレーム画像のＣＣＤデータに基づく動画処理が行われる。 - 特許庁

In a pachinko game machine 10, even when the main control signal is outputted each time the main control circuit 50 executes a data processing (S5) at a prescribed execution cycle, the first followup control circuit 51 outputs the first followup control signal after an interval of the first sampling cycle longer than the execution cycle.例文帳に追加

本発明に係るパチンコ遊技機１０は、主制御回路５０がデータ処理（Ｓ５）を所定の実行周期で実行する毎に主制御信号を出力しても、第１の従制御回路５１は、前記実行周期より長い第１サンプリング周期の間隔を開けて第１の従制御信号を出力する。 - 特許庁

A sample cycle is preliminarily decided, and the distributed moving amounts of an object to be controlled in each sampling cycle are decided based on target moving amounts and a target speed by distribution processing, and the moving amounts of the object to be controlled in each sampling cycle are decided based on the distributed moving amounts and the acceleration and deceleration data of the object to be controlled by acceleration and deceleration processing.例文帳に追加

予めサンプリング周期を定めておき、分配処理により、目標移動量と目標速度とに基づいてサンプリング周期毎の制御対象の分配移動量を決定し、加減速処理により、前記分配移動量と制御対象の加速及び減速データとに基づいて前記サンプリング周期毎の制御対象の移動量を決定するようにしておく。 - 特許庁

In this method and this device 100 canceling at least a part of a data path processing circuit in an SIMD computing processing pipeline, the processing circuit is incorporated into a matrix of the slice and stage responding to one or more valid flags during a predetermined cycle.例文帳に追加

ＳＩＭＤ演算処理パイプラインのデータパス処理回路の少なくとも一部を無効にする方法ならびに装置１００であり、処理回路は、所定のサイクルの間、１つ以上の有効フラグに応答するスライス及びステージの行列に編成されている。 - 特許庁

When performing processing for detecting the human face from generated image data, the body controller 203 switches the periods of the reference signal so as to make the cycle short.例文帳に追加

本体制御部２０３は、生成した画像データから人間の顔を検出する処理を行う場合、基準信号の周期を短くするよう、基準信号の周期を切り替える。 - 特許庁

To perform prefetch in a proper timing so that data that are likely to be accessed in each cycle are read from a cache, in a cyclic processing whose scale is large enough to exceed the capacity of a cache memory.例文帳に追加

キャッシュメモリの容量を超えるような規模の大きな周期処理において、毎周期アクセスされる確率が高いデータがキャッシュヒットとなるよう、適切なタイミングでプリフェッチを行う。 - 特許庁

The data inversion processing section 1300 judges the continuity of the plurality of data read from the memory cell array 1100 over the plurality of cycles, and inverts and outputs data read from the memory cell array at, for example, a current cycle when there is no continuity.例文帳に追加

このデータ反転処理部（１３００）は、メモリセルアレイ（１１００）から複数のサイクルにわたって読み出された複数のデータの連続性を判定し、連続性がない場合には、例えば現在のサイクルでメモリセルアレイから読み出されたデータを反転して出力する。 - 特許庁

In a packet control part in the base station controller for receiving data from a high order device, when transferring reception data accumulated in an internal buffer are transferred to the call processing part, the accumulated data are not continuously transmitted but divided into a prescribed size or smaller every transfer cycle and transmitted.例文帳に追加

上位装置からのデータを受信する基地局制御装置内のパケット制御部において、内部バッファに蓄積した受信データを呼処理部に転送する際、蓄積データを連続的に送信せず、転送周期毎に一定サイズ以下に分割して送信する。 - 特許庁

The network diagnosing method includes: a first step of receiving an input of set data including diagnostic items for executing network diagnosis processing and diagnostic cycle information; and a second step of executing the network diagnosis processing for each of the diagnostic items based on the set data.例文帳に追加

ネットワーク診断方法は、ネットワーク診断処理を実行するための診断項目と診断周期情報とを含む設定データの入力を受信する第１の過程と、設定データに基づいて、各診断項目についてのネットワーク診断処理を実行する第２の過程とを有する。 - 特許庁

Inside a network, a reference signal transmission controller is provided for generating and transmitting a reference signal, according to a communication cycle, and a reference signal reception controller receives the reference signal, compares it with a predetermined filtering condition table, and performs data reception processing and data transmission processing, if there is agreement.例文帳に追加

ネットワーク内部に、通信サイクルに応じて基準信号を生成して送信する基準信号送信コントローラを設け、基準信号受信コントローラは、基準信号を受信し、予め決められたフィルタリング条件テーブルと比較して、合致すればデータ受信処理、データ送信処理を行う。 - 特許庁

Since a response of 3.4 cycle/mm or 4.0 cycle/mm corresponding to the stripe pattern of a grid of 3.4 lines/mm or 4.0 lines/mm is reduced in processed picture data S2 obtained by filtering processing through the filter, an image reducing a stripe pattern due to the grid is obtained by reproducing the picture data S2.例文帳に追加

このようなフィルタによりフィルタリング処理されて得られる処理済み画像データＳ２は、３．４本／ｍｍあるいは４．０本／ｍｍのグリッドの縞模様に対応する３．４cycle/mmあるいは４．０cycle/mmのレスポンスが低減されるため、この画像データＳ２を再生すれば、グリッドに起因する縞模様が低減された画像を得ることができる。 - 特許庁

With processing error generated, there may be such a case that the cycle of a sampling clock as input timing of a data block is operated on the basis of the time of a time stamp and a difference between this arithmetic output and a preset sampling clock cycle exceeds an allowable range, for example.例文帳に追加

処理エラーとしては、例えば、タイムスタンプの時刻に基づいて、データブロックの入力タイミングであるサンプリングクロックの周期を演算し、この演算出力と、あらかじめ設定されたサンプリングクロック周期との差が許容範囲を超えたときなどがある。 - 特許庁

The control circuit adjusts the number of pieces of data which is inputted per cycle in the first register in accordance with the number of taps in the first filter processing, the size of an execution result of the first filter processing, and the number of second arithmetic operation units, thereby promptly completing the first filter processing.例文帳に追加

上記制御回路は、上記第１のフィルタ処理のタップ数と、上記第１のフィルタ処理の実行結果のサイズと、上記第２の演算器の数に応じて、上記第１のレジスタに１サイクル当たりに入力するデータの数を調整し、第１のフィルタ処理を速やかに完了させる。 - 特許庁

To provide a system for smoothly executing data update by adjusting the update cycle or contents of data to such an extent that a user does not feel any visual sense of incompatibility when smooth data update is temporarily made difficult due to the fluctuation of a processing time or the congestion of a network.例文帳に追加

処理時間の揺らぎやネットワークの混雑などによってスムーズなデータ更新が一時的に困難な状況に陥った場合においても、視覚的に違和感がない程度にデータ更新周期やデータの内容を調整し、データ更新を滑らかに行なうシステムを得る。 - 特許庁

The SLC processing part 5 executes the interference wave restraining operation repeatingly over plural times M within a data receiving period in one cycle time T supplied from the transceiving part 2 and the SLC reception part 4.例文帳に追加

ＳＬＳ処理部５は、送受信部２及びＳＬＣ受信部４から供給される１周期Ｔの受信データの期間内に、複数（Ｍ）回にわたり妨害波抑圧演算を繰返し実行する。 - 特許庁

When completion of one cycle of the electronic cam operation is detected during the data conversion processing, the workpiece machining is continued by switching from the electronic cam operation to an NC operation.例文帳に追加

そして、データ変換処理が行われている最中に、電子カム運転の動作が１サイクル終了したことを検出した場合は、電子カム運転からＮＣ運転へ切り替えてワークの加工を継続する。 - 特許庁

The SLC processing part 5 executes the interference wave restraining operations over plural times M within a data receiving period in one cycle time T supplied from the transceiving part 2 and the SLC reception parts 41-41S.例文帳に追加

また、ＳＬＣ処理部５は、送受信部２及びＳＬＣ受信部４１〜４Ｓから供給される周期Ｔの受信データの期間内に、複数（Ｍ）回にわたる妨害波抑圧演算を実行する。 - 特許庁

A delivery management information preparing part 14 carries out the decision processing of a delivery date and delivery route to each operational base in a prescribed cycle on the basis of the data of an information management data base 11, and outputs those information as delivery management information.例文帳に追加

配送管理情報作成部１４は、情報管理データベース１１のデータに基づいて、所定周期で各運用拠点への配送日および配送ルートの決定処理を行い、これら情報を配送管理情報として出力する。 - 特許庁

In the meantime, the collation device diagnostic driver 3 of a collation processing server 10 monitors whether or not the fault data are newly added at a polling interval shorter than the collation processing cycle of the collation processor 20 and samples required data, and the test environment of the fault generated in the collation processor can be reproduced.例文帳に追加

一方、照合処理サーバ１０の照合装置診断ドライバ３は、照合処理装置２０の照合処理サイクルより短いポーリング間隔で、障害データが新たに追加されたか否かを監視し、必要なデータを採取し、照合処理装置において発生した障害のテスト環境を再現可能とする。 - 特許庁

This circuit is provided with a frame processing part 20 for inputting plural signals from the plural data generating sources and processing them in a frame cycle, a memory (FIFO) 30 for holding the result processed by this frame processing part 20, and a selector (SEL) part 40 for coupling contents processed for the unit of a frame by successively switching processing contents held in this FIFO memory.例文帳に追加

複数のデータ発生源からの複数の信号が入力されフレーム周期で処理するフレーム処理部２０と、このフレーム処理部２０で処理された結果を保持するメモリ（ＦＩＦＯ）３０と、このＦＩＦＯメモリに保持されている処理内容を順次切り替えることによりフレーム単位で処理した内容を結合する選択（ＳＥＬ）部４０とを備える。 - 特許庁

Although the inertia operation conducted by the arithmetic processing part 4 includes operation for time integration, as time data in integral operation, the data on repeat time indicated by the external clock period data 106 is used, so the inertia data (attitude, speed and position) is high-accuracy data from which an influence of variation of repeat cycle Δt in the external clock signal 105 is eliminated.例文帳に追加

演算処理部４で行われる慣性演算には、時間積分の演算を含むが、積分演算における時間データとして、外部クロック周期データ１０６で示される繰り返し時間のデータを用いるから、慣性データ（姿勢、速度および位置）は、外部クロック信号１０５における繰り返し周期Δｔの変動分の影響を除いた高精度のデータとなる。 - 特許庁

A timing control part 6 synchronizes with a reference clock, outputs a clock according to the bit rate of input data, and increases and decreases only one cycle of the clock which shifts the input data when a shift amount exceeds a predetermined limit processing bit for adjustment.例文帳に追加

タイミング制御部６は、リファレンスクロックと同期が取れ、入力データのビットレートに応じたクロックを出力し、このクロックの周期を、シフト量が所定の限界処理ビットを超えたときに入力データをシフトするクロックの１周期だけ増減して調整する。 - 特許庁

To ensure that appropriate deletion processing is automatically applied to data groups generated by implementation of a measurement sequence in a liquid scintillation counter provided with a repeat measurement function and a cycle measurement function.例文帳に追加

リピート測定機能及びサイクル測定機能を備えた液体シンチレーションカウンタにおいて、測定シーケンス実行により生成されたデータ群に対して自動的に適切な削除処理等が適用されるようにする。 - 特許庁

To provide an information processor and an information processing method for reading data from a module on an asynchronous bus in the same cycle as when reading from a module on a synchronous bus.例文帳に追加

非同期バス上のモジュールからデータを読み出す場合においても、同期バス上のモジュールからの読み出しと同等のサイクルで読み出しを行うことができる情報処理装置および情報処理方法を提供する。 - 特許庁

The dual system arithmetic processing unit comprises: CPUs 21 and 22 constituting the dual system; buses 29a and 29b for transmitting arithmetic data of the respective CPUs 21 and 22 of the systems on the basis of a bus cycle; dual system storage devices 24 and 25 for storing the respective arithmetic data of the systems; and a verification logic part 23 for comparing the arithmetic data of the systems.例文帳に追加

２重系演算処理装置は、２重系を構成するＣＰＵ２１，２２と、各系のＣＰＵ２１，２２の演算データをバス周期に基づいて伝送するバス２９ａ，２９ｂと、各系の演算データを記憶する２重系の記憶装置２４，２５と、両系の演算データを比較する照合論理部２３とを備えている。 - 特許庁