「data-bit」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

Here, when the number of bits of the generated frame is less than the desired number X of bits, a difference encoder outputs difference encoded data based upon the current bit allocation to a bit stream generation section (refer step S30d).例文帳に追加

ここで、生成フレームのビット数が所望のビット数Ｘ以下である場合は、差分符号化器は、そのときのビット割当に基づく差分符号化データをビットストリーム生成部に出力する（ステップＳ３０ｄ参照）。 - 特許庁

When reading out data, a signal is inputted to a selected word line, and potential difference between the bit line and the inversion bit line generated by a signal inputted to a word line is detected by a sense amplifier 53.例文帳に追加

そして、データの読み出し時に、選択されたワード線に、信号を入力するとともに、ワード線への信号の入力によってビット線と反転ビット線との間に生じた電位差をセンスアンプ５３を用いて読み出す。 - 特許庁

When the images of the coordinates Gc and Gd are dragged to a window 42 as shown by arrows A and B, the measuring data are stored in a memory in relation to a bit map image M and the bit map image M is displayed in the window 42.例文帳に追加

座標Ｇｃ，Ｇｄの画像を矢印Ａ，Ｂのようにウインドウ４２へドラッグすると、測定データがビットマップイメージＭと関連してメモリ内に記憶され、ビットマップイメージＭはウインドウ４２内に表示される。 - 特許庁

The data bit skipping incident to multi-route inspection is avoided by the parallel double arrangement of an inspection device resource and the grasping of an actual time is practically achieved (the conservation of inspection required time and the improvement of a bit error ratio).例文帳に追加

多経路検査に付きもののデータビット飛ばしを検査装置リソースの並列二重配置によって回避し、実効的に実時間把握を達成する（検査所要時間の節約およびビット誤り率の改善）。 - 特許庁

A DC balance circuit 24 taking a DC balance of output data consists of a level number difference calculation circuit 27, a condition decision circuit 28, a bit inverting circuit 29, an adder circuit 30 and a 4-bit register 31.例文帳に追加

出力デ−タの直流的なバランスをとるＤＣバランス回路２４は、レベル数差計算回路２７と条件判定回路２８とビット反転回路２９と加算回路３０と４ビットのレジスタ３１とによって構成される。 - 特許庁

The character code of each character constituting the detection object character string is stored in a low-order bit, its configuration sequence (what character number) is stored in a high-order bit, and respectively constituting data are stored from the head address of the CAM 80.例文帳に追加

そして、検出対象文字列を構成する各文字のキャラクタコードを下位ビットに、その構成順位（何文字目ということ）を上位ビットに、それぞれ構成するデータを、ＣＡＭ８０の先頭番地より格納する。 - 特許庁

Digital data of a frame structure in which a 20 bit synchronous word SW, consisting of a predetermined code pattern is disposed at the head of the frame and a 20 bit post field PF is disposed on the end are transmitted at a control channel.例文帳に追加

制御チャネル上では、フレームの先頭に、所定のコードパターンからなる２０ビットの同期ワードＳＷが配置され、末尾に２０ビットのポストフィールドＰＦが配置されたフレーム構造のデジタルデータが伝送される。 - 特許庁

In the B frame, when the bit of cryptographic information is '0', the predictive mode is changed to A mode, but when the bit is '1' and the predictive mode is any mode except for the A mode, the predictive image data are applied to a subtracter 1 while keeping the predictive mode as it is.例文帳に追加

Ｂフレームの場合、暗号情報のビットが”０”であれば、Ａモードに予測モードを変更し、”１”であれば、予測モードがＡモード以外であればそのままの予測モードの予測画像データを減算器１に与える。 - 特許庁

To more hasten the discharge start timing of unwanted charges to speed up the access time in a semiconductor memory which reads data with a voltage applied to bit lines while unwanted charges accumulated on the bit lines, etc., are discharged.例文帳に追加

ビット線等に蓄積された不要電荷を放電してからビット線に電圧を印加してデータを読み出す半導体メモリ装置において、不要電荷の放電開始タイミングをより早くし、アクセス時間の高速化を図る。 - 特許庁

During retransmission, a switch 604 is switched and transmit data stored in a buffer 603 in initial transmission have their bit array converted by a bit array conversion unit 606, and are then input to a multi-value modulation unit 605.例文帳に追加

再送時には、スイッチ６０４が切り替わり、初回送信時にバッファ６０３に格納された送信データは、ビット列変換部６０６でビット列の変換をされた後、多値変調部６０５に入力される。 - 特許庁

In a retransmission a switch 604 is switched, and the transmitted data stored in a buffer 603 at the first time of transmission is input into a multivalue modulator 605 after being converted in bit string at a bit string converting section 606.例文帳に追加

再送時には、スイッチ６０４が切り替わり、初回送信時にバッファ６０３に格納された送信データは、ビット列変換部６０６でビット列の変換をされた後、多値変調部６０５に入力される。 - 特許庁

In the same way, when data in a DRAM cell 102 is outputted to a bit line BLN, a pre-charge circuit 105 is activated and a bit line BLT and referring potential line 10 of referring potential Vref are made into a conducting state.例文帳に追加

同様に、ＤＲＡＭセル１０２内のデータがビット線ＢＬＮに出力された場合は、プリチャージ回路１０５を活性化してビット線ＢＬＴと参照電位Ｖref の参照電位線１０とを導通する。 - 特許庁

An ink jet printer 4 develops image information to be outputted into a bit map memory in the form of a raster data and the image information developed into the bit map memory is outputted onto a recording medium by ejecting ink from the nozzle of an ink jet head.例文帳に追加

インクジェットプリンタ（４）は、出力すべき画像情報をラスタデータの形態でビットマップメモリに展開し、ビットマップメモリに展開された画像情報をインクジェットヘッドのノズルからインクを吐出して記録媒体に出力する。 - 特許庁

Based on image information thus read out, a portable telephone 10 extracts bit information encoded in the image and then interprets code information comprising the extracted bit information to obtain termination tone data.例文帳に追加

携帯電話機１０は、読み取られた画像情報に基づいて、当該画像内にコード化されたビット情報を抽出し、さらに、この抽出されたビット情報からなるコード情報を解読して着信音データを得る。 - 特許庁

A control circuit executes writing of the same data simultaneously for a first memory cell connected to a first bit line of the first block and a second memory cell connected to the first bit line of the second block.例文帳に追加

制御回路は、第１のブロックの第１のビット線に接続された第１のメモリセル、および、第２のブロックの第１のビット線に接続された第２のメモリセルに対して、同時に同じデータの書き込み動作を実行する。 - 特許庁

Then, a coefficient data acquiring section 106 supplies to a boundary bit position determining section 109 coefficient values of N1 pieces of pixel blocks, thereby calculating N2 pieces of candidates for a boundary bit position for each pixel block.例文帳に追加

そして、係数データ取得部１０６は、Ｎ１個の画素ブロックの係数値を、境界ビット位置決定部１０９に供給することで、各画素ブロックについてＮ２個の境界ビット位置の候補を算出させる。 - 特許庁

To provide a bit synchronization circuit capable of continuously generating a signal representing a correct bit synchronizing point even in the case of receiving long data even in the case that a timing error remains between a receiver and a transmitting side.例文帳に追加

受信機と送信側の間にタイミング誤差が残るような状況で長いデータを受信する場合でも、正しいビット同期点を表す信号を発生し続けることができるビット同期回路を提供する。 - 特許庁

Since transfer processing when the start address deviates from the 32-bit boundary position is performed by hardware, it is not required to consider in software whether the start address of the transfer data deviates from the 32-bit boundary position.例文帳に追加

開始アドレスが３２ビット境界位置にずれている場合の転送処理をハードウェアにて行うため、転送データの開始アドレスが３２ビット境界位置からずれているかどうかをソフトウェアで考慮する必要がない。 - 特許庁

A quantization setting means sets setting of quantization to be not more than the target bit rate in a compression encoding processing of a next frame by referring to data deletion timing supplied from the bit rate determining means.例文帳に追加

量子化設定手段がビットレート判断手段から供給されるデータ削除タイミングを参照して、次フレームの圧縮符号化処理で量子化の設定を目標ビットレート以下となるように設定する。 - 特許庁

Since the more significant redundant memory cells only require 1 bit, the redundant memory cells of only 3 bits are required by storing, in the more significant redundant memory cells, information indicating whether a defect exists or not as well as positional information of the defect with respect to the least significant bit data.例文帳に追加

その際、上位の冗長メモリセルは１ビットのみでよいため、上位の冗長メモリセルに最下位の不良の有無／不良位置情報を格納させることで、冗長メモリセルとしては３ビットで済む。 - 特許庁

Data with a N bit width embedded in an instruction as an immediate are converted into a floating point number with a F bit width by a converting circuit 130, and defined as an arithmetic object by an arithmetic unit 140 of the floating point number.例文帳に追加

命令中に即値として埋め込まれたＮビット幅のデータは変換回路１３０によりＦビット幅の浮動小数点数に変換され、浮動小数点数の演算器１４０による演算対象となる。 - 特許庁

In an optical receiver 30, logic inversion or bit swap of received data is detected and compensated by using the detection bit included in the received signal, a decoding process of the compensated received signal is executed.例文帳に追加

光受信器３０においては、受信信号に含まれる検出用ビットを用いて、受信データの論理反転またはビットスワップを検出して補償し、該補償後の受信信号のデコーディング処理を実行する。 - 特許庁

To provide a flash memory cell that stores high-density 2-bit or 3-bit data using existent process technique directly, a production method of the memory cell, and a programming/deletion/reading method of the memory cell.例文帳に追加

既存の工程技術をそのまま使用して高密度の２ビット又は３ビットのデータを格納することが可能なフラッシュメモリセル及びその製造方法とフラッシュメモリセルのプログラム／消去／読出方法を提供する。 - 特許庁

A data processing apparatus for securely performing write and read of data between a processor and a nonvolatile memory includes a bus conversion means for converting or decoding the bit array of the respective bid data of data or an address designation signal input via a bus configured of a plurality of signal lines from the processor or the nonvolatile memory, and for outputting the bit data to the nonvolatile memory or the processor.例文帳に追加

プロセッサと不揮発性メモリ間でデータの書き込みと読み出しをセキュアに行なうデータ処理装置において、前記プロセッサまたは前記不揮発性メモリから複数の信号線から成るバスを介して入力されたデータまたはアドレス指定信号の各ビットデータのビット配列を変換また復元し、前記不揮発性メモリまたは前記プロセッサに出力するバス変換手段を備えることを特徴とする。 - 特許庁

A DSP 3 which determines whether M-bit (M>N) input digital data Di are multiplied by (k) and supplied to the DAC 1 or supplied to the DAC 2 in a through state and distributes the data is provided in front of the DAC 1 and DAC 2.例文帳に追加

DAC１，２の前段には、Mビット（M＞N）の入力ディジタルデータDiをｋ倍してDAC１に供給するか、スルー状態でDAC２に供給するかを決定し、データを振り分けるDSP３が設けられる。 - 特許庁

An apparatus receiving this video signal reads the low-order 2-bits from the blanking period and attaches the 2-bits to the lower order of data (8 bits) of the valid pixels to restore the 10-bit data.例文帳に追加

この映像信号を受信した装置は、ブランキング期間から下位２ビットを読み出し、有効画素の各データ（８ビット）の下位にこの２ビットを付加することで１０ビットデータを復元する。 - 特許庁

As a charge/ discharge current is not caused in bit lines BL corresponding to the non-selection memory cell columns which does not contribute directly to read-out of data, power consumption at the time of read-out of data can be reduced.例文帳に追加

データ読出に直接寄与しない、非選択のメモリセル列に対応するビット線ＢＬに充放電電流が生じないので、データ読出時の消費電力を低減できる。 - 特許庁

The liquid crystal controller has a data color expanding part 33 in the ROM controller 20, and an image signal (1 bit) of each dot from the ROM 13 is expanded by passing through a data color expanding part 33.例文帳に追加

ＲＯＭコントローラ２０にはデータ色拡張部３３を有し、ＲＯＭ１３からの各ドットの画像信号（１ビット）は、データ色拡張部３３を通過することにより拡張される。 - 特許庁

Those conversion outputs are inputted to, for example, a nonlossy coder, which compresses and then expands them to reproduce the original (n)-bit RGB data by inversely converting the expanded data.例文帳に追加

この変換出力は例えば非損失性コーダーに入力されて圧縮された後に伸長され、伸長データのインバース変換により元のｎビットのＲＧＢデータが再生される。 - 特許庁

In the case of reception, maximum data rate of modem transmitting channel is set at 26400 bit/s in V.34 mode (step S4), the ISP is called and mail data is received (step S5).例文帳に追加

また、受信の場合、モデムの送信チャネルをＶ．３４モードで最高データレートを２６４００ｂｉｔ／ｓに設定し（ステップＳ４）、ＩＳＰへ発呼して、メールデータの受信を行う（ステップＳ５）。 - 特許庁

When a second mode is set, the data of the prescribed bit number unit are supplied to a plurality of unit latch circuits from the microprocessor or the like and, thereafter, the data are written into the display RAM on the block.例文帳に追加

第２モードが設定されるとマイクロプロセッサなどから所定ビット数単位のデータが複数単位ラッチ回路に供給されるのを待ってそのデータを一括で表示ＲＡＭに書き込む。 - 特許庁

A data mask pin not used usually during writing operation for sending the inverted bits is utilized not to make an extra bit go with a data bite for displaying the presence of the inversion.例文帳に追加

反転の有無を表示するためにエクストラビットをデータバイトに付随させなくてもよいように、反転ビットを送るのに通常は書き込み動作中には使用されないデータマスクピンを活用する。 - 特許庁

The register 400, a data switch 401, exclusive OR circuits 402 and memories 404 and 405 are constituted by hardware and an optional bit value to be taken-out is set in the data switch 401 by software.例文帳に追加

レジスタ４００と、データスイッチ４０１と、排他的論理和回路４０２とメモリ４０４，４０５をハードウェアで構成し、ソフトウェアでデータスイッチ４０１に取り出したい任意ビット値を設定する。 - 特許庁

When digital image data for one frame are inputted from an image input part 17 (step P1), the inputted image data are transferred to a RAM, and developed in a bit map image (step P2).例文帳に追加

画像入力部１７から１フレーム分のデジタル画像データが入力されると（ステップＰ１）、入力された画像データはＲＡＭに転送され、ビットマップイメージで展開される（ステップＰ２）。 - 特許庁

When music data of a music piece, whose transmission is requested to a content accumulation server 22, are received (S50, S51) from the content accumulation server 22, bit rate of the music data is detected (S55).例文帳に追加

コンテンツ蓄積サーバ２２に楽曲データの送信要求を出した楽曲の楽曲データをコンテンツ蓄積サーバ２２から受信すると（Ｓ５０，Ｓ５１）、該楽曲データのビットレートを検出する（Ｓ５５）。 - 特許庁

The memory management means 7 varies the size of the memory space assigned for storing one unit of data depending on the bit depth of data created by at least one processing step.例文帳に追加

メモリ管理手段７は、少なくとも１の処理工程により生成されるデータのビット深さに応じて、当該データの１単位の記憶のために割り当てるメモリスペースのサイズを変化させる。 - 特許庁

A comparator circuit 58 compares demodulated data with demodulated data subjected to error correction by a Viterbi decoding circuit 7 and the value of C/N is discriminated on the basis of a bit error rate from a table in a ROM 62.例文帳に追加

比較回路５８で、復調データとビタビ復号回路７でエラー訂正された復調データとを比較し、ＲＯＭ６２のテーブルからビットエラーレートに基づくＣ／Ｎ比の値を計測する。 - 特許庁

A decoder module 3204 decodes the bit map primary data 214 without being supported from a decoded and decompressed assist channel 219 to generate a candidate 3202 for primary data.例文帳に追加

デコーダ・モジュール３２０４は、復号化及び圧縮解除されたアシスト・チャネル２１９からのサポートなしに、ビットマップ一次データ２１４を復号化し、一次データの候補３２０２を生成する。 - 特許庁

A carry generation circuit 122 generates one bit carry output C by an arithmetic operation specified by the operation code to the three inputs, that is, the data A, data B and a carry input S4 from the outside.例文帳に追加

また、キャリー生成回路１２２は、データＡ、データＢ、外部からのキャリー入力Ｓ４の３入力に対してオペコードが規定した演算による１ビットのキャリー出力Ｃを生成する。 - 特許庁

Both of a pair of complementary small amplitude data bus lines ND and *ND are respectively made conductive and nonconductive with a ground line in accordance with the value of selected bit data.例文帳に追加

選択されたビットデータの値に応じて一対の相補的な小振幅データバスラインＮＤ及び＊ＮＤの一方及び他方がそれぞれグランド線と導通し及び非導通となる。 - 特許庁

To accurately identify data even in the case of receiving data signal with high bit rate by providing an identification and reproduction circuit capable of easily accelerating its operating speed.例文帳に追加

識別再生回路の高速化を容易に達成しうる識別再生回路を提供し、高ビットレートの受信データ信号であっても、正確にデータを識別しうることを目的とする。 - 特許庁

To improve EMI characteristics by lowering the clock frequency for transferring image data to a liquid crystal panel and decreasing the varying quantity for each bit of the image data transferred by a bus line.例文帳に追加

画像データを液晶パネルへ転送するためのクロック周波数を低減させ、バスラインで転送される画像データの各ビットの変化量を低減させ、ＥＭＩ特性を改善する。 - 特許庁

The stream information processing system employs an information medium that records an MPEG bit stream (transport stream) consisting of a 2nd data unit (stream block) including a 1st data unit (transport packet) or more.例文帳に追加

１以上の第１データ単位（トランスポートパケット）を含む第２データ単位（ストリームブロック）により構成されるＭＰＥＧビットストリーム（トランスポートストリーム）を記録する情報媒体が用いられる。 - 特許庁

The line buffer 12 has a capacity capable of storing 8 lines or more of print page data in the page memory 5 and can read out data at a rate of 8 bit/clk even for a discontinuous address.例文帳に追加

ラインバッファ１２としては、ページメモリ５の印刷ページデータを８ライン分以上格納できる容量を持ち、非連続アドレスに対しても８bit／clkの読み出しを可能とするものを使用する。 - 特許庁

When a double-talk is detected, the telephone conversation recording apparatus 1 sets a double-talk bit to which true is set in the monaural main audio data 61 so as to produce monaural sub audio data 62.例文帳に追加

ダブルトークが検出された場合、通話録音装置１は、モノラル化メイン音声データ６１に、真を設定したダブルトークビットを設定し、モノラル化サブ音声データ６２を生成する。 - 特許庁