「data-bit」に関連した英語例文の一覧と使い方(85ページ目) - Weblio英語例文検索

Display software B in an application conducts display processing of the application, generates video signal data of the application screen BS, synthesizes the bit map and the bit map of the CNC screen AS stored in the storage means, sends the synthesized image data to an indicator, and displays a screen displaying the CNC screen AS in the application screen BS.例文帳に追加

アプリケーションでの表示ソフトウェアＢは、アプリケーションの表示処理を行いアプリケーション画面ＢＳのビデオ信号データを生成し、このビットマップと記憶手段に記憶したＣＮＣ画面ＡＳのビットマップとを合成し、表示器に合成画像データを送りアプリケーション画面ＢＳ中にＣＮＣ画面ＡＳを表示した画面を表示する。 - 特許庁

When a succeeding line is processed as a non-compression line, the coding processing is conducted by forcibly bringing a black level to a final bit of a line of raw data of its preceding line before compression and when the succeeding line is processed as a compression line, the coding processing is conducted by forcibly bringing a white level to the final bit of the line of raw data of its preceding line before compression.例文帳に追加

この際、次ラインを非圧縮ラインで処理する場合、その前ラインの圧縮前の生データのライン最終ビットを強制的に黒として符号化処理を行い、次ラインを圧縮ラインで処理する場合は、その前ラインの圧縮前の生データのライン最終ビットを強制的に白として符号化処理を行う。 - 特許庁

When the value of a bit of a card ID inputted to an input terminal S is 0, a selector 72-3 outputs the data inputted from the selector 72-1 from an output terminal Y, and when the value of the bit is 1, the selector 72-3 changes the value of the card ID by outputting the data inputted from the selector 72-2 from the output terminal Y.例文帳に追加

セレクタ７２−３は、入力端子Ｓに入力されるカードIDのビットの値が０の場合、セレクタ７２−１から入力されたデータを出力端子Ｙから出力し、ビットの値が１の場合、セレクタ７２−２から入力されたデータを出力端子Ｙから出力することにより、カードIDの値を変更する。 - 特許庁

The coder 106 encodes video data supplied from the coding parameter separator 105, using the present coding parameter to generate a bit stream and multiplexes user data, including the coding parameters of the plural generations supplied from the coder 107 as history information to the bit stream for providing an output.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成し、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化して出力する。 - 特許庁

The encoder 106 encodes video data supplied from the encoding parameter separator 105 with the current encoding parameter to produce a bit stream, multiplexes and outputs user data wherein the encoding parameters of the plurality of generations supplied from the history encoder 107 are included in the bit stream as history information.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成し、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化して出力する。 - 特許庁

CPU 25, ROM 26 and RAM 27 preset an initial value of random number using the serial number of the stamp making device 3, then generate a random number based on the initial value of the random number, and transforms the bit data by modifying some of the bits of bit data representing the imprint image according to the types of transformation corresponding with the random numbers.例文帳に追加

ＣＰＵ２５、ＲＯＭ２６、ＲＡＭ２７がスタンプ作成装置３の製造番号を用いて乱数初期値を設定し、前記乱数初期値から乱数を生成し、前記乱数に対応する変形種類に基づき印影画像を表すビットデータの一部ビットを変更することによりビットデータを変形する。 - 特許庁

The communication device includes: a transmitter configured to output the synchronizing signal after output of an identification code having a specified bit pattern; and a receiver configured to identify a code being coincident with the specified bit pattern out of the data received from the transmitter, as the identification code, and also, extract the synchronizing signal out of the data on the basis of the identification code.例文帳に追加

特定のビットパターンを有する識別コードを出力した後に同期信号を出力する送信機と、送信機より受信したデータから特定のビットパターンと一致する符合を識別コードと識別するとともに、当該識別コードに基づいて同期信号を前記データから抽出する受信機と、を備える。 - 特許庁

To provide an information processing apparatus and the like in which address management of a memory for storing transform coefficients before and after encryption is facilitated when performing encryption processing, on the transform coefficient obtained by frequency disintegration, in which a bit length of input data and a bit length of data to be outputted are different from each other.例文帳に追加

周波数分解して得られた変換係数に対して、入力されるデータのビット長と出力されるデータのビット長とが異なる暗号化処理を行う場合に、暗号化の前と後との変換係数を格納するメモリのアドレス管理が容易な情報処理装置等を提供すること - 特許庁

A pad 32 externally applied with a control potential Vex and a plate lime driving circuit 33 are provided, and concerning each memory cell, a reference potential Vref is varied variously by varying the control potential Vex variously, storage data is read out, and margin of a potential of a bit line in the case that storage data is outputted to a bit line is tested.例文帳に追加

外部から制御電位Ｖexを印加するパッド３２及びプレート線駆動回路３３を設け、各メモリセルについて、制御電位Ｖexを種々変化させることにより、基準電位Ｖrefを種々変化させて、記憶データの読出しを行い、ビット線に記憶データが出力された場合におけるビット線の電位のマージンを試験する。 - 特許庁

A 4-bit digital data train of parallelly superimposing respective 1-bit digital data on the basis of output of the respective sensor elements 22 to 26, and parallelly superimposing a clock pulse signal with a trigger as a reference, is converted into analog voltage having a level of a 2^(3+1) (=16) value between earth voltage '0' and reference voltage VCC.例文帳に追加

各センサ素子２２〜２６の出力に基づく各１ビットディジタルデータをパラレルに重畳し、かつ、トリガを基準とするクロックパルス信号をパラレルに重畳した４ビットディジタルデータ列を、接地電圧“０”と基準電圧ＶＣＣとの間において２^（３＋１）（＝１６）値のレベルを有するアナログ電圧に変換する。 - 特許庁

There are detected a first compression method with highest compression efficiency in compression methods X for compressing the data file in view of the array of bit patterns and a second compression method with highest compression efficiency in compression methods Y for compressing the data file in view of a frequency of generation of the bit patterns (S103).例文帳に追加

ビットパターンの配列に着目して圧縮を行う圧縮方式Ｘの中で最も圧縮効率の高い第１圧縮方式と、ビットパターンの発生頻度に着目して圧縮を行う圧縮方式Ｙの中で最も圧縮効率が高い第２圧縮方式をとを検出する（Ｓ１０３）。 - 特許庁

Whether overlapping bits are present is determined by using bit strings of predicted arrival time zones and bit strings of regulated time zones, to determine whether each node and each link on the map data are passable, and an optimum route between two points reflecting the time regulation is searched by using the map data in reference to the determination result.例文帳に追加

そして、予想到達時間帯のビット列と、規制時間帯のビット列とを用いて、重複するビットがあるかどうかを判断して、地図データ上の各ノードおよび各リンクが通行可能か否かを判定し、当該判定結果を参照しながら、地図データを用いて時間規制を反映した２地点間の最適経路を探索する。 - 特許庁

A color shift correction part (408) corrects the color shift in pixel units by transforming the coordinates of the bit map data of a printing object based on the information on the color shift amount stored in the color shift amount storage part (40), and also corrects the color shift below the pixel units by transforming the gradation of the corrected bit map data.例文帳に追加

色ずれ補正部（４０８）は、色ずれ量記憶部（４０）に記憶された色ずれ量の情報に基づいて、印刷対象のビットマップデータの座標変換を行うことで画素単位の色ずれ補正を行うとともに、その補正されたビットマップデータの階調変換を行うことで画素単位未満の色ずれ補正を行う。 - 特許庁

Thus, an operation not to reproduce data of bit rate which should not be reproduced and outputted and to reproduce and output only piece of data of bit rate to be reproduced and outputted relative to the functions, the specifications of the reproduction equipment and a viewing target of a user relative to them is automatically performed.例文帳に追加

これにより、再生装置の機能、仕様や、これに応じたユーザの視聴目的に応じて、再生出力させるべきでないビットレートのデータについては、再生させないようにし、再生出力すべきビットレートのデータのみを再生出力させるようにするという動作が、自動的に行われることになる。 - 特許庁

In a holding period of stored data, each pair of bit line (bj, bjB) is made pull-up to power source voltage by a bit line voltage control section 4, but a static noise margin at read-out is improved by boosting this pull-up voltage to higher voltage than power source voltage in reading stored data.例文帳に追加

記憶データの保持期間において、各ビット線対（ｂｊ，ｂｊＢ）はビット線電圧制御部４により電源電圧にプルアップされているが、記憶データの読み出し時において、このプルアップ電圧が電源電圧よりも高い電圧に昇圧されることにより、読み出し時のスタティックノイズマージンが改善される。 - 特許庁

In the signal configuration including the main data, a SYNC pattern indicative of the header part, a bit pattern indicative of set information of the main data, and a TMCC having a residue part for each frame; a bit pattern indicative of identification information unique to the transmitter is arranged in the residue part of the TMCC.例文帳に追加

フレーム単位で、主データと、ヘッダ部分を示すＳＹＮＣパターンと主データの設定情報を示すビットパターンおよび余剰部分を有するＴＭＣＣとから構成される信号構成において、ＴＭＣＣの中の余剰部分に送信装置固有の識別情報を示すビットパターンを配置したことを特徴とする。 - 特許庁

In the R/W signal processing circuit 3, an interleave write data generation circuit 8 converts inputted write data into write pulse signals C1 and C2 having an interleave relation to each other by alternately distributing sequential bit signals and alternately distributing "1"-bit pulses and transmits the write pulse signals C1 and C2 to the R/W amplifier 2.例文帳に追加

Ｒ／Ｗ信号処理回路３では、入力されるライトデータがインターリーブライトデータ生成回路８で、順次のビット信号が交互に分配されたり、“１”ビットのパルスが交互に分配されたりして、互いにインターリーブ関係にあるライトパルス信号Ｃ１，Ｃ２に変換され、Ｒ／Ｗアンプ２に伝送される。 - 特許庁

A semiconductor storage device comprises a memory cell including: a latch circuit comprised of a cross-coupled inverter having two data holding nodes connected to a first bit line; a first switch part provided between the first bit line and each of the data holding nodes of the inverter; and a first word line for controlling the conduction of the first switch part.例文帳に追加

第１のビット線に接続される２つのデータ保持ノードを有してクロスカップル接続されたインバータからなるラッチ回路と、第１のビット線とインバータの各データ保持ノードとの間に設けられた第１のスイッチ部と、第１のスイッチ部の導通を制御する第１のワード線とを備えて構成されるメモリセルを備える。 - 特許庁

The control unit 100 selects the recording area of a writing bit rate whose power consumption is lower than a predetermined value among recording areas of different writing rates on the hard disk 11 according to the transfer bit rate of the input data to the write buffer 31, and performs control so as to record data in this recording area.例文帳に追加

制御部１００は、ハードディスク１１上の書き込みレートの異なる記録領域の中から、入力データのライトバッファ３１への転送ビットレートとに応じて、消費電力が所定値よりも低くなる書き込みレートの記録領域を選択し、この記録領域にデータを記録するように制御する。 - 特許庁

In a MixColumn transformation circuit, the transformation results of MixColumn transformation or InvMixColumn transformation is obtained by disposing two operational circuits, each comprising four multipliers and an XOR circuit, in parallel and processing 32-bit data in two cycles, or by processing 32-bit data with a single operational circuit in four cycles.例文帳に追加

ＭｉｘＣｏｌｕｍｎ変換回路において、４つの乗算器とＸＯＲ回路から構成される演算回路を２個並列に設けて、３２ビットデータを２サイクルで処理するか、あるいは、単一の演算回路で３２ビットデータを４サイクルで処理することで、ＭｉｘＣｏｌｕｍｎ変換またはＩｎｖＭｉｘＣｏｌｕｍｎ変換の変換結果を得る。 - 特許庁

The encoding device 106 encodes the video data supplied by the encoding parameter separating device 105 with the present encoding parameter to generate a bit-stream, and multiplexes the bit-stream with user data which contains the multiple generations encoding parameters supplied by the history encoding device 107 as the history information and outputs them.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成し、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化して出力する。 - 特許庁

The encoder 106 encodes the video data to be supplied from the encoding parameter separator 105 with the existing encoding parameter to generate a bit stream, and multiplexes user data including the encoding parameters of the plurality of generations to be supplied from the history encoder 107 as history information over the bit stream, and outputs it.例文帳に追加

符号化装置１０６は、符号化パラメータ分離装置１０５より供給されるビデオデータを現符号化パラメータで符号化してビットストリームを生成し、そのビットストリームに履歴符号化装置１０７より供給される複数世代の符号化パラメータが履歴情報として含まれているユーザデータを多重化して出力する。 - 特許庁

In an AV data transmission device 100, upon receiving an AV data transmission request from an AV data reception device 200, a rate calculating section 130 assigns throughput to AV data under transmission and AV data of the received transmission request, and a rate conversion section 140 gradually converts the present bit rate of each of the AV data into a throughput value assigned by the rate calculating section 130.例文帳に追加

ＡＶデータ受信装置２００よりＡＶデータ伝送要求を受けると、ＡＶデータ伝送装置１００において、レート算出部１３０は既に伝送中のＡＶデータと伝送要求を受けたＡＶデータに対するスループットの割り当てを行い、レート変換部１４０は、各ＡＶデータの現在のビットレートをレート算出部１３０が割り当てたスループット値に徐々に変更していく。 - 特許庁

The bit counter is provided with: many clock generation parts which correspond to inputted program data, are synchronized only by program data among the program data, and generates mutually different clock signals; and a counter which is synchronized with the clock signals outputted from the clock generation parts, successively shifts input data at the time of synchronization and counts the number of bits of the program data to be programmed among the program data.例文帳に追加

入力されるプログラムデータと対応し、前記プログラムデータのうちプログラムデータによってのみ同期され、互いに異なるクロック信号を発生するための多数のクロック発生部と、前記クロック発生部から出力される前記クロック信号によって同期され、同期時に入力データを順次シフトさせ、前記プログラムデータのうちプログラムするプログラムデータのビット数をカウントするカウンタを含む。 - 特許庁

When specification of measurement conditions including requested measurement precision from the measurement data collection program 35, a notification data derivation part 43 of a measurement data processing part 27 in a sensor unit derives digital physical quantity data for notification having effective bit width according to the requested measurement precision based on digital measurement raw data in which at least one piece of analog measurement raw data is digitized.例文帳に追加

計測データ収集プログラム３５から要求計測精度を含む計測条件の指定を受けると、センサユニットにおける計測データ処理部２７の通知データ導出部４３が、少なくとも１つのアナログ計測生データがデジタル化されたデジタル計測生データに基づいて、要求計測精度に応じた有効ビット幅を有する通知用デジタル物理量データを導出する。 - 特許庁

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception.例文帳に追加

２値の受信データＤＡＴＡ_0を基準クロックＣＬＫ_refでサンプリングすることによって正規化し、これにより得られる受信用データＤＡＴＡの各エッジに同期して受信データＤＡＴＡ_0のビット伝送速度の逆数に等しい繰り返し周期Ａでパルスを生成し、このパルスを受信用データＤＡＴＡからビット抽出を行うための受信クロックＣＬＫとする。 - 特許庁

When high-definition data to which the copy-once restriction is applied is received in a content receiving part 151, the high-definition data is recorded in a content recording part 153 with data capacity as it is, after creating low-definition data with low bit rate in a low-definition data creation part 152 and the low-definition data is also recorded in the content recording part 153.例文帳に追加

本発明に係るコンテンツサーバ装置は、コンテンツ受信部１５１においてコピーワンス制限のかかった高品位データを受信すると、当該高品位データをそのままのデータ容量でコンテンツ記録部１５３に記録すると共に、低品位データ作成部１５２においてビットレートの低い低品位データを作成した上で、当該低品位データもコンテンツ記録部１５３に記録する。 - 特許庁

The second control bit is a bit adjusting a whole DSV value by deciding a polarity of a modulation data part succeeding to the synchronous information, thereby, increment of the DSV value having possibility of occurrence due to setting to the mark or the space is suppressed.例文帳に追加

第２制御ビットは同期情報に続く変調データ部分の極性を決定することで全体のＤＳＶ値を調整するビットであり、これによりマークあるいはスペースに設定することにより生じ得るＤＳＶ値の増大を抑制する。 - 特許庁

Two wordlines in the wordline 34 group are simultaneously selected on prescribed conditions by using column decoders 31 and 32, stored data of the selected memory cell 20 is read to the bit line 35 group and the bit line 36 group simultaneously.例文帳に追加

行デコーダ３１、３２などを用いて、ワード線３４群のうちの２つのワード線を所定の条件で同時に選択し、この選択されたメモリセル２０の格納データを、ビット線３５群とビット線３６群とに同時に読み出すようになっている。 - 特許庁

Four-bit digital data obtained by superposing each 1-bit digital signal converted from each of analog signals outputted from sensor elements 22 to 26 to a clock pulse signal are converted into a multi-valued analog multiplex signal, which is supplied to an A/D converter 62.例文帳に追加

センサ素子２２〜２６の出力する各アナログ信号がそれぞれ変換された各１ビットディジタル信号とクロックパルス信号とを重畳した４ビットディジタルデータを多値のアナログ多重信号に変換し、Ａ／Ｄ変換器６２に供給する。 - 特許庁

An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.例文帳に追加

例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁

Meanwhile, each of receivers R_1-R_n multiplies each signal transmitted, through the n pieces of bus lines, from the other electronic circuit by a bit corresponding to the n-bit diffusion code and restores the data signal from the multiplication result.例文帳に追加

一方、受信器Ｒ_１〜Ｒ_ｎは、ｎ本のバスラインを通じて他の電子回路から送られる各信号に、ｎビットからなる拡散符号の対応するビットをそれぞれ乗算して、この乗算結果からデータ信号を復元するようにしたものである。 - 特許庁

The unit 6 causes the receiver 4 to operate and receive a frame, calculates bit error rate, if synchronization could not be taken by a preamble, and causes the transmitter 5 to operate to transmit the data, if the bit error rate is not smaller than a predetermined threshold.例文帳に追加

送受信制御部６は、受信部４を動作させてフレームを受信し、プリアンブルによって同期がとれなかった場合にビットエラー率を算出し、ビットエラー率が所定の閾値以上の場合に送信部５を動作させてデータを送信する。 - 特許庁

Output terminals Q0 to Q7 of a latch counter IC 22 to be constituted of an 8-bit counter 24 and a latch circuit 26 are connected with data input terminals D0 to D7 of a CPU 40 by changing permutation of them by a bit permutation changing bus 28.例文帳に追加

８ビットのカウンタ２４とラッチ回路２６とにより構成されるラッチカウンタＩＣ２２の出力端子Ｑ０〜Ｑ７をビット順列変更バス２８によりその順列を変更してＣＰＵ４０のデータ入力端子Ｄ０〜Ｄ７に接続する。 - 特許庁

To decode an image having the number of bits exceeding 8 bits, for example a 12-bit image, to an 8-bit one from compressed coded data directly by performing inverse quantization processing to a quantization table used for coding by a scaled quantization table.例文帳に追加

符号化時に用いた量子化テーブルをスケーリングした量子化テーブルで逆量子化処理することにより、８ビットを越えるビット数、例えば１２ビット画像を圧縮符号化した符号化データから直接的に８ビット画像に復号する。 - 特許庁

When the bit pattern does not indicate missing of a packet, the FEC decoding section of a receiver corrects the media packet by the FEC packet, and transmits the RTP data without correcting the media packet at that packet position when the bit pattern indicates missing of a packet.例文帳に追加

受信装置のFEC復号化部は、ビットパターンがパケット欠落を示していないときは、FECパケットによるメディアパケットの訂正を行い、ビットパターンがパケット欠落を示しているときは当該パケット位置のメディアパケットの訂正を行わずにRTPデータを送信する。 - 特許庁

Encrypted data is decrypted by varying the value of the frame counter until a frame counter extracted through decryption matches a frame counter generated an encryption bit stream thereby generating an encryption bit stream.例文帳に追加

暗号化したデータを復号化する際には、復号化して抽出したフレームカウンタが、暗号ビットストリームを生成したフレームカウンタと一致するまで、フレームカウンタの値を変化させて暗号ビットストリームを生成し、その暗号ビットストリームにより復号化を行う。 - 特許庁

A new parity bit is generated from a parity bit generated in a first PCI device 18 and a byte enable signal from a second PCI device 8, and transferred to the second PCI device 8 with the read data from the first PCI device 18.例文帳に追加

第１のＰＣＩデバイス（１８）で生成されたパリテイビットと、第２のＰＣＩデバイス（８）からのバイトイネーブル信号から新たなパリテイビットを生成し、第１のＰＣＩデバイス（１８）からのリードデータととともに第２のＰＣＩデバイス（８）に転送する。 - 特許庁

When moving image data encoded by an encoding section and stored in a ring buffer is written in an external storage medium, a write-in bit rate is calculated (a step S21e-5), and time to ring buffer depletion is calculated based on the bit rate (a step S21e-6).例文帳に追加

符号化部によって符号化され、リングバッファに記憶された動画データを外部記憶媒体に書き込む際、書き込みビットレートを計算し（ステップＳ２１ｅ−５）、そのビットレートによってリングバッファ枯渇までの時間を計算する（ステップＳ２１ｅ−６）。 - 特許庁

The sense circuits sense and verify the data written into the memory cells while the bit lines are charged to high potential, and set the bit lines, connected with the memory cells determined as defective from the verification result, to high potential during a verification period.例文帳に追加

複数のセンス回路は、ビット線を高電位に充電した状態でメモリセルに書き込まれたデータをセンスしてベリファイを行い、ベリファイ結果が不良と判定したメモリセルが接続されているビット線を、ベリファイ期間中に高電位に設定する。 - 特許庁

Before data of a selected memory cell is detected, the control part generates the reference voltage based on the current flowing in one bit line out of a plurality of bit lines connected to a plurality of memory cells in a half-selected state detected by the sense amplifier.例文帳に追加

制御部は、選択されたメモリセルのデータを検出する前に、センスアンプにより検出された半選択状態とされた複数のメモリセルに接続された複数のビット線のうち１つのビット線に流れる電流に基づき基準電圧を生成する。 - 特許庁

A reconfigurable address conversion part 80 capable of reconfiguring and newly generating an address for specifying bit data corresponding to each bit position of a physical memory or an I/O memory to the program performance device such as a programmable controller 10 is provided.例文帳に追加

プログラマブルコントローラ１０等のプログラム実行装置に、物理メモリまたはＩ／Ｏメモリ上の各ビット位置を対応付けたビットデータを特定するためのアドレスを再構成して新たに生成することが可能な再構成可能アドレス変換部８０を備える。 - 特許庁

Specifically, they are implemented as a subroutine to execute a check processing of each bit of each port of a plurality of input ports and a subroutine to execute data output to each bit or a group of a plurality of bits (8 bits, for example) of a plurality of output ports.例文帳に追加

具体的は、複数ある入力ポートの各ポートの各ビットのチェック処理を行うサブルーチンと、複数ある出力ポートの各ビットまたはまとまった複数ビット（例えば８ビット）に対するデータ出力を行うサブルーチンとして実現される。 - 特許庁

A bit sequence change bus 28 connects output terminals Q0 to Q7 of a latch counter IC 22 consisting of an 8-bit counter 24 and a latch circuit 26 to data input terminals D0 to D7 of a CPU 40 while changing the sequence.例文帳に追加

８ビットのカウンタ２４とラッチ回路２６とにより構成されるラッチカウンタＩＣ２２の出力端子Ｑ０〜Ｑ７をビット順列変更バス２８によりその順列を変更してＣＰＵ４０のデータ入力端子Ｄ０〜Ｄ７に接続する。 - 特許庁

Then the bit error detecting means 21 compares the demodulated data DA1 and DA2 with each other in the same timing according to the synchronizing signals and displays occurrence of bit errors to the digital broadcast receivers 30 and 40 when they do not match each other.例文帳に追加

そして、ビットエラー検出手段２１は、同期信号ＳＹＮ１，ＳＹＮ２に基づいて同じタイミングで復調データＤＡ１，ＤＡ２を相互に比較し、不一致であるときデジタル放送受信器３０，４０におけるビットエラーの発生を表示する。 - 特許庁