「data-bit」に関連した英語例文の一覧と使い方(86ページ目) - Weblio英語例文検索

Until data in a DRAM cell 101 is outputted to a bit line BLT and a sense amplifier circuit 104 is activated, a pre-charge circuit 105 is activated and a bit line BLN and referring potential line 10 of referring potential Vref are made into a conducting state.例文帳に追加

ＤＲＡＭセル１０１内のデータがビット線ＢＬＴに出力されてからセンスアンプ回路１０４が活性化されるまでの間、プリチャージ回路１０５を活性化してビット線ＢＬＮと参照電位Ｖref の参照電位線１０とを導通する。 - 特許庁

Two time constant circuits as a 6-bit shift circuit 26 and a 2-bit shift circuit 27 are provided with a time constant switching part 26 in an ACC (auto color calibration) circuit 8, a switch 25 is switched by killer discrimination data output from a color killer circuit 9.例文帳に追加

ＡＣＣ回路８内の時定数切替部２６に６ビットシフト回路２６と２ビットシフト回路２７という２つの時定数回路を設け、カラーキラー回路９から出力されるキラー判別データにより切替スイッチ２５を切り換えるようにする。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

Then, a reproduction inhibition section composed of a bit pattern for generating a 2T signal is inserted into a sector designated by 2T signal insertion information 220, and an EFM bit pattern is formed, in which the reproduction inhibition section is inserted into the information data section.例文帳に追加

次に、２Ｔ信号挿入情報２２０によって指定されたセクターに２Ｔ信号を発生させるビットパターンから成る再生不能区間を挿入し、情報データ区間に再生不能区間が挿入されたＥＦＭビットパターンを生成する。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

The test pattern generating circuit controls the alignment transition in the optional pattern for temporarily stopping based on existence, position, and value of the care bit in the k bit specified by the data and the periodicity of the optional pattern with respect to the PRPG 2.例文帳に追加

テストパターン発生回路は、ＰＲＰＧ２に対し、データにより特定されるｋビット内におけるケアビットの有無、位置および値と、任意パターンの周期性とに基づいて、任意パターンにおける配列遷移を一時的に停止可能に制御する。 - 特許庁

A CPU 32 sets 1st addresses being different from each other in accordance with each check object bit check the existence/absence of a defect in each bit of an address of a RAM 36 and writes 1st data being different from each other in each of the addresses.例文帳に追加

ＣＰＵ３２は、ＲＡＭ３６のアドレスの各ビット毎に不良の有無を調べるために、各チェック対象ビットのそれぞれに対応して互いに異なる第１のアドレスを設定して、それぞれのアドレスに互いに異なる第１のデータを書き込む。 - 特許庁

When data writing to a memory cell MC0A is finished, a sense latch unit circuit 7A finishes applying 4. 5V voltage to a global bit line GBL0 and applying 0V then applies 2V voltage (write blocking voltage) to a global bit line GBL1.例文帳に追加

センスラッチ単位回路７ＡはメモリセルＭＣ０Ａへのデータの書込が終了すると、グローバルビット線ＧＢＬ０への４．５Ｖの電圧の印加を終了して０Ｖの電圧を印加し、グローバルビット線ＧＢＬ１に２Ｖの電圧（書込阻止電圧）を印加する。 - 特許庁

An ink jet printer 4 develops image information to be outputted into a bit map memory 18 in the form of raster data and the image information developed into the bit map memory 18 is outputted to a recording medium at a resolution selected from a plurality of imaging resolutions.例文帳に追加

インクジェットプリンタ（４）は、出力すべき画像情報をラスタデータの形態でビットマップメモリ（１８）に展開し、ビットマップメモリ（１８）に展開された画像情報を複数の作画解像度の中から選択した解像度で記録媒体に出力する。 - 特許庁

In a DRAM, bit lines/BL, BL are connected respectively to gates of N-channel MOS transistors 17, 18 of a read-gate 15, write-data bit lines WDL,/WDL are connected respectively to gates of N-channel MOS transistors 23, 24 of a write-gate 16.例文帳に追加

ＤＲＡＭにおいて、リードゲート１５のＮチャネルＭＯＳトランジスタ１７，１８のゲートにそれぞれビット線／ＢＬ,ＢＬを接続し、ライトゲート１６のＮチャネルＭＯＳトランジスタ２３，２４のゲートにそれぞれライトデータ線ＷＤＬ，／ＷＤＬを接続する。 - 特許庁

The semiconductor device 101 is provided with a plurality of read circuits RDCs which are provided in association with bit lines BL, each reading the storage data of a memory cell MC connected to the corresponding bit line BL and output them to a global read line GRIO.例文帳に追加

半導体装置１０１は、ビット線ＢＬに対応して設けられ、各々が、対応のビット線ＢＬに結合されたメモリセルＭＣの記憶データを読み出してグローバル読み出し線ＧＲＩＯへ出力する複数の読み出し回路ＲＤＣを備える。 - 特許庁

When a signal is read from the selected memory cell to each of the local bit lines LBL, after the signal is amplified by the local sense amplifier 12, the signal is transmitted to the global sense amplifier 11 via the global bit lines GBL, and connected selectively to the external data line.例文帳に追加

選択された前記メモリセルから各々のローカルビット線ＬＢＬに信号が読み出されると、ローカルセンスアンプ１２で増幅された後、グローバルビット線ＧＢＬを経由してグローバルセンスアンプ１１に伝送され、選択的に外部データ線に接続される。 - 特許庁

The device includes a plurality of bit masks representing a status concerning the queue state variable of different queues and the individual masks are combined by the AND operation of each bit to decide which queue is selectable for releasing data to the output.例文帳に追加

前記装置は、異なるキューのキュー状態変数に関するステータスを表す複数のビットマスクを含み、それぞれのマスクがビットごとの論理積演算で組み合わされて、どのキューが出力にデータを解放するために選択可能かどうかが決定される。 - 特許庁

When predictively computing the reproduction elapsed time, a pseudo average bit rate is calculated from the bit rates of one, two or more frames other than the ones near the head and near the end of the reproduction data, and the reproduction elapsed time is calculated by using the pseudo average bit rate and the relative position from the head of the reproduction data of a reproduction frame.例文帳に追加

再生経過時刻を予測演算する際、再生データの先頭近辺や末尾近辺以外の１つまたは複数のフレームのビットレートから擬似平均ビットレートを算出し、その擬似平均ビットレートと再生フレームの再生データ先頭からの相対位置を用いて再生経過時刻を算出することにより、高価・高性能なプロセッサを用いることなく、より精度の高い再生経過時刻表示を実現する。 - 特許庁

This soft decision decoding device 100 is provided with a bit likelihood generating part 107 for generating soft decision bit data on the basis of a detection phase detected from a received signal in the soft decision decoding device for performing modulation to temporally continuously received phases of carrier by a multiphase phase modulation system based on Gray coding, and a soft decision Viterbi decoder 113 that uses the soft decision bit data for soft decision decoding.例文帳に追加

本発明の軟判定復号装置１００は、搬送波の時間的に連続して受信される位相にグレイ符号化に基づいた多相位相変調方式により変調する軟判定復号装置において、受信信号から検出された検出位相に基づいて軟判定ビットデータを生成するビット尤度生成部１０７と、前記軟判定ビットデータを軟判定復号に用いる軟判定ビタビ復号器１１３と、を具備する。 - 特許庁

The recorder for copying data recorded in one recording medium at a specific recording bit rate in a plurality of other recording media includes a table 11 for associating a recording bit rate with the recording medium of a recording destination, and a control unit 1 for specifying the recording bit rate of the data recorded in the recording medium, and executing processing of selecting the recording medium of a recording destination.例文帳に追加

特定の記録ビットレートで一の記録媒体に記録されたデータを、他の複数の記録媒体のいずれかに複製する記録装置に、記録ビットレートと記録先の記録媒体とを対応付けたテーブル１１と、前記一の記録媒体に記録されたデータの記録ビットレートを特定し、特定した記録ビットレート及びテーブル１１に基づいて、記録先の記録媒体を選択する処理を実行する制御部１とを備える。 - 特許庁

At a transmitter side, a bit rearrangement section 105 rearranges data sequence of coded data outputted from a coder 104 form a higher-degree into a lower-degree according to processing criterion, stores the rearranged data to a transmission sub-frame, stores the valid data length of the coded data to the transmission sub-frame and outputs the transmission sub-frame to a channel multiplex processing section 102.例文帳に追加

送信側で、ビット並替え部１０５は、符号器１０４から出力される符号化データのデータ順位を所定の基準に従って高位から低位に並び替え、その並び替えたデータを伝送サブフレームに格納すると共に、符号化データの有効データ長をその伝送サブフレームに格納し、その伝送サブフレームを回線多重化処理部１０２に出力する。 - 特許庁

A setting operator generates a drawn image of the monitor area by an image drawing function while viewing the image on the monitor, the data setting device 5 stores data of the drawn and generated monitor area in a bit map form, the data setting device 5 transmits the data to the camera sensors via the network 4 and a storage section 23 of each camera sensor stores the data.例文帳に追加

設定操作者はモニタ上の画像を見ながら描画機能により監視領域を描画作成し、この描画作成した監視領域のデータをビットマップ形式でデータ設定装置５に保存するとともにデータ設定装置５から当該カメラセンサへネットワーク４を介して送信し、当該カメラセンサの記憶部２３に記憶保存させる。 - 特許庁

This image pickup device is provided with a CCD 101 that captures an object image to output color image data, gain adjustment circuits 109, 110 that adjust R, B gains of the color image data, and a pixel correction circuit 111 that corrects pixel data of which data bit width is in excess of a prescribed value among color image data of which gain is adjusted.例文帳に追加

本発明に係る撮像装置は、被写体像を取り込んでカラー画像データを出力するＣＣＤ１０１と、カラー画像データのＲとＢのゲインを調整するゲイン調整回路１０９、１１０と、ゲイン調整されたカラー画像データのうち、データビット幅が所定値を超えている画素データを補正する画素補正回路１１１とを備えている。 - 特許庁

The transmitting side of this digital transmission system includes a data attaching part 170 for converting variable bit input data string into a data string XA being the prescribed number of bits, an encoder 100 for encoding the data string XA, an encoder 110 for encoding interleaved data string XA', and puncturing parts 130 and 140 for puncturing outputs of the encoders 100 and 110.例文帳に追加

デジタル伝送システムの送信側は、可変ビットの入力データ列を所定のビット数のデータ列ＸＡに変換するためのデータ付加部１７０、データ列ＸＡを符号化する符号器１００、インターリーブ後のデータ列ＸＡ´を符号化する符号器１１０、符号器１００，１１０の出力をパンクチャリングするパンクチャ部１３０および１４０を含む。 - 特許庁

A user operates the operating panel 112 to switch the print mode from storage print mode to BOX print mode and when a series of processing of rendering and storage is ended for all PDL data, bit map data stored in the area 205 for storing storage print data is transferred to the area 206 for storing BOX print data where it is stored as BOX data.例文帳に追加

ユーザが操作パネル１１２を操作して印刷モードを蓄積印刷モードからＢＯＸ印刷モードへ切替え、ＰＤＬデータの全てに対してレンダリング及び蓄積の一連の処理が終了すると、蓄積印刷データ格納エリア２０５に蓄積されたビットマップデータをＢＯＸ印刷データ格納エリア２０６へ転送し、ＢＯＸデータとして保存する。 - 特許庁

When a predicted time of generating the intermediate data of next page is larger than a predetermined value (S1060), a decision is made that the intermediate data of next page cannot be generated within the rendering time of intermediate data corresponding to current page and the intermediate data of next page is generated (S1065) before starting output of the bit map data of current page (S1100).例文帳に追加

次ページの中間データ生成予測時間が所定の規定値よりも大きい場合には（Ｓ１０６０）、現在のページに対応する中間データのレンダリング時間内に次ページの中間データの生成ができないと判断し、次ページの中間データを作成して（Ｓ１０６５）から現在のページのビットマップデータの出力を開始する（Ｓ１１００）。 - 特許庁

To provide a data collection processor capable of attaining measurement in a high dynamic range with out increasing the bit number of an A/D converter, capable of converting a nonlinear scale data into a linear scale data without using a complicated arithmetic processing circuit, and capable of integration-processing sampling data obtained in the nonlinear scale, in the data collection processor using the A/D converter.例文帳に追加

Ａ／Ｄ変換器を用いたデータ収集処理装置において、Ａ／Ｄ変換器のビット数を増やすことなく高ダイナミックレンジでの測定を実現すると共に、複雑な演算処理回路を使用せずに、非線形スケールデータをリニアスケールへ変換し、非線形スケールで得られたサンプリングデータの積算処理を可能としたデータ収集処理装置を提供する。 - 特許庁

The significant bit determination part generates boundary value data having information to significant bits for determining whether inputted data are saturated or not in response to a boundary value, and the saturation detection part receives data and determines whether the data are saturated or not in response to boundary value data to generate the determination result as a detection signal.例文帳に追加

有効ビット決定部は、境界値に応答して入力されるデータが飽和しているか否かを判断するための有効ビットに対する情報を有する境界値データを発生し、飽和検出部はデータを受信して境界値データに応答してデータが飽和されたか否かを判断し判断結果を検出信号として発生する。 - 特許庁

The device includes: a memory cell array; the error detection and correction circuit performing error detection and correction of read data; and a buffer register that is provided for temporarily storing read data and data to be written and set, such that the number of data bits is a multiple of the number of data bits containing a check bit for processing error detection and correction by the error detection and correction circuit.例文帳に追加

メモリセルアレイと、読み出しデータのエラー検出と訂正を行なうエラー検出訂正回路と、読み出しデータ及び書き込みデータを一時格納するために設けられた、データビット数が前記エラー検出訂正回路によるエラー検出訂正処理の際のチェックビットを含めたデータビット数の整数倍に設定されたバッファレジスタとを備える。 - 特許庁

To provide a data transmission apparatus that can multiplex video signal, which are not horizontally and vertically synchronized with each other while bit synchronization is taken, and transmit the multiplexed video signal by means transmission system where word stream data including word synchronous data formed on the basis of data to be sent are subjected to 8B/10B conversion and P/S conversion and the resulting data are transmitted.例文帳に追加

伝送されるべきデータに基づいて形成されたワード同期データを含むワード列データが、８Ｂ／１０Ｂ変換及びＰ／Ｓ変換が施されて伝送される伝送方式をもって、ビット同期はとられているが、水平同期及び垂直同期がとられていない複数のディジタル映像信号を多重伝送できるものとする。 - 特許庁

A soft decision decoder 203 and a soft decision decoder 205 perform soft decision decoding by using soft decision decoding data, systematic bit data and parity bit data, and perform soft decision decoding while considering the total variation value of the variance value of the quantization noises and the variance of Gaussian noises as the variance of an input signal and the variance of external information likelihood in performing soft decision decoding.例文帳に追加

軟判定復号部２０３及び軟判定復号部２０５は、軟判定復号データ、システマティックビットデータ及びパリティビットデータを用いて軟判定復号を行うとともに、軟判定復号を行う際に量子化雑音の分散値及びガウス雑音の分散値の合計分散値を入力信号の分散及び外部情報尤度の分散と見なして軟判定復号を行う。 - 特許庁

The serial data transmission method includes steps of; dividing serial data by each prescribed bit; generating a plurality of kinds of voltages depending on the bit configuration of the divided bits; transmitting the generated voltages via a transmission line by each basic clock; and restoring serial data of the corresponding prescribed bits from the received voltage for each basic clock.例文帳に追加

シリアルデータを所定ビット毎に区切るステップと、前記区切られた所定ビットのビット構成に応じた、複数種類の電圧を発生するステップと、前記発生された電圧を、基本クロック毎に伝送路を介して送信するステップと、受信した電圧を基本クロック毎に、対応した所定ビットのシリアルデータに復元するステップと、を含むことを特徴とするシリアルデータ伝送方法。 - 特許庁

A continuous binary data series is converted to an input data word of 4-bit units, and a redundant bit where a DSV polarity can always be inverted for each specific data word interval can be inserted, thus controlling DSV in a coding table, and suppressing the DC component of an output code word row effectively for achieving the repetition restriction of the shortest run.例文帳に追加

連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、所定のデータ語間隔毎に必ずＤＳＶ極性が反転可能な冗長ビットを挿入可能とすることにより、符号化テーブル内でもＤＳＶの制御が可能となり、出力符号語列のＤＣ成分の効果的に抑圧して最短ランの繰り返し制限が可能となる。 - 特許庁

In a write control circuit 113, after memory cells in a unit region, selected from a main array 100 and a monitor bit region 101 corresponding to the unit region, are erased when writing data, data are written in the unit region selected from the main array 100 and data determined in accordance with the number of times of rewriting of the unit region is written in the monitor bit region 101.例文帳に追加

書き込み制御回路１１３は、データ書き込み時に、メインアレイ１００から選択された単位領域と、当該単位領域に対応するモニタービット領域１０１内のメモリセルを消去した後、メインアレイ１００から選択された単位領域にデータを書き込み、当該単位領域の書き換え回数に対応して定められたデータをモニタービット領域１０１に書き込む。 - 特許庁

The semiconductor memory device has a plurality of memory cells 410 in which data of polarity corresponding to a direction of a current passing through a source line and the bit line are stored, and a precharge driving section 450 that responds to a precharge signal PRE before the data are stored in the plurality of memory cells and precharges the bit line with a voltage corresponding to the data.例文帳に追加

本発明に係る半導体メモリ装置は、ソースラインおよびビットラインを介して流れる電流の方向に対応する極性のデータが保存される複数のメモリセル４１０と、前記データが複数の前記メモリセルに保存される前にプリチャージ信号ＰＲＥに応答し、前記ビットラインを前記データに対応する電圧でプリチャージするプリチャージ駆動手段４５０とを備える。 - 特許庁

A multi-chip data detector for decoding arriving modulated data is constituted of a phase angle encoder 10 for encoding the phase angle of the arriving modulated data at a multi-chip observation interval, a decoder 20 for decoding the received vectors, and a majority decision voter 30 for selecting bit evaluation from multiple bit decision according to a majority decision rule.例文帳に追加

到来する変調データを復号するマルチチップ・データ検出器は、マルチチップ観察間隔において到来する変調データの位相角をコード化するように構成される位相角エンコーダ１０と、受取りベクトルを復号するように構成されるデコーダ２０と、多数決ルールにより多重ビット決定からビット評価を選択するように構成される多数決ボータ３０とを含む。 - 特許庁

In this method which processes unpacked information including scale factor information and bit stream of audio signals consisting of component data, the data in a specific frequency band are defined as basic hierarchy, the band of the hierarchy and the frequency band other than the band are successively segmented for every prescribed band width to obtain the scale factor information and component data corresponding to a desired bit rate.例文帳に追加

スケールファクター情報を含むアンパック情報及びコンポーネントデータから成るオーディオ信号のビットストリームを処理する方法において、特定の周波数帯域のデータを基本階層とし、この階層の帯域及びこの帯域以外周波数帯域を所定幅の帯域毎に順次切り分けて所望のビットレートに応じたスケールファクター情報及びコンポーネントデータを得る。 - 特許庁

A device encoder 80 is constituted so that data is recorded in an encoded bit cell on a magnetic medium 30 by giving an encoded data signal, the encoded data signal comprises a sequence of signal transition comprising an added equalizing signal transition, the equalizing signal transition is added so that plural encoded bit cells comprise intensity of average magnetizing magnetic field which is substantially null.例文帳に追加

装置エンコーダ８０は、符号化されたデータ信号を与えて、磁気媒体３０上の符号化されたビットセル内にデータを記録するよう適合され、符号化されたデータ信号は、加えられた等化信号遷移を含む信号遷移のシーケンスを含み、等化信号遷移は、複数個の符号化されたビットセルが実質的にヌルである平均磁化磁界強さを含むように加えられる。 - 特許庁

Each of the first selectors comprises the conductivity type MOS transistors and outputs one of the generated voltages selected in compatibility with low-order (b+c) bits of the digital data on the basis of a higher-order a bit of the digital data.例文帳に追加

各第１のセレクタは、当該導電型ＭＯＳトランジスタにより構成され、ディジタルデータの上位ａビットに基づき、該ディジタルデータの下位（ｂ＋ｃ）ビットに対応して選択された生成電圧の１つを出力する。 - 特許庁

To provide a color printer in which the occupancy of bus consumed for reading out video data is reduced by shortening the time required for reading out bit map data from a recording medium on the second and subsequent pages at the time of printing a plurality of copies.例文帳に追加

複数部数の印刷の２頁目以降におけるビットマップデータの記憶媒体からの読み出し時間を短縮し、ビデオデータの読み取りに費やされるバス占有率を軽減したカラー印刷装置を提供する。 - 特許庁

Even if a start address of the transfer data deviates from a 32-bit boundary position of the cache memory 3, only one instruction is required to instruct the data transfer from the cache memory 3 to the long register 4, so that the number of instructions can be reduced.例文帳に追加

転送データの開始アドレスがキャッシュメモリ３の３２ビット境界位置からずれていても、わずか１命令で、キャッシュメモリ３から長レジスタ４へのデータ転送を指示でき、命令数の削減が図れる。 - 特許庁

Thus, a DC value at the head of the compressed data of each block is an absolute value and further each restart interval marker includes only address information (without bit information) whereby a recorded address of data in a flash ROM 30 can be prescribed.例文帳に追加

これにより、各ブロックの圧縮データの先頭の直流値は絶対値となり、更に各リスタートインターバルマーカは、アドレス情報のみで（ビット情報なしで）フラッシュＲＯＭ３０への記録位置が特定される。 - 特許庁

A DMA controller 14 changes a transfer size every time when the data is DMA-transferred to a memory, in accordance with a SL bit added to the data transmitted from the external and received by a communication block 17.例文帳に追加

ＤＭＡコントローラ１４は、外部より送信され、通信ブロック１７により受信されたデータに付加されているＳＬビットに応じて、データを、メモリ１３にＤＭＡ転送する毎にその転送サイズを変化させる。 - 特許庁

Program data of one bit and information whether the program unit PU stores program data or not can be read based on program signals ϕa and ϕb generated in accordance with electric resistance of the two program cells.例文帳に追加

２個のプログラムセルの電気抵抗に応じて生成されるプログラム信号φａおよびφｂによって、１ビットのプログラムデータと、当該プログラムユニットＰＵがプログラムデータを記憶しているか否かの情報とを読出すことができる。 - 特許庁

At the time of recording speech, a record data generating part 107 separately records an incoming speech voice at a user side and an outgoing speech voice at the other side, and generates the record data at a set bit rate.例文帳に追加

通話録音時に、録音データ生成部１０７は、使用者の通話である上り通話音声と相手側の通話である下り通話音声を別々に録音して、設定されたビットレートで録音データを生成する。 - 特許庁

X2 is added to X3 (1303), X1 is subtracted from X0 (1302) and data representing a difference between an addition result and a subtraction result are shifted to right by 1 bit to produce integral intermediate data (1301).例文帳に追加

Ｘ３にＸ２を加算し（１３０３）、Ｘ０からＸ１を減算し（１３０２）、その加算結果と減算結果との差を表すデータを１ビット右シフトして整数化した中間データを生成する（１３０１）。 - 特許庁

To provide an encoding device in which data having longer bit length are encoded appropriately for a disk device by a comparatively simple circuit, and to provide a decoder for decoding the data encoded by the encoding device.例文帳に追加

比較的簡易な回路により、より長いビット長のデータをディスク装置にとって好適に符号化できる符号化装置、及び当該符号化装置により符号化されたデータを復号する復号装置を提供する。 - 特許庁

To reduce the variation of the value of each bit of data to be transferred through a bus line in a driving circuit for a liquid crystal display device which transfers image data to a liquid crystal panel.例文帳に追加

画像データを液晶パネルへ転送する液晶表示装置の駆動回路において、バスラインで転送されるデータの各ビットの値の変化量を低減することができる液晶表示装置の駆動回路を実現する。 - 特許庁

To provide a scrambling device for coded image data for restoring the coded image data even by a decoder which is not provided with any scrambling/restoration processing without increasing bit quantity even after scrambling without depending on the movement of an image or the complicatedness of a scene.例文帳に追加

画像の動きやシーンの複雑さに依存せず、撹拌後もビット量を増加させず、かつ撹拌復元処理を持たない復号器でも復元が可能な符号化画像データの撹拌装置を提供する。 - 特許庁