「delay generator」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A generator 60 generates a preamble signal r_0(i) of an OFDM(orthogonal frequency division multiplexing) signal, and a generator 70 generates a delay signal R(i) for the signal r_0(i).例文帳に追加

発生器６０はＯＦＤＭ信号のプリアンブル信号ｒ_0（ｉ）を発生し、発生器７０はプリアンブル信号ｒ_0（ｉ）に対する遅延信号Ｒ（ｉ）を発生する。 - 特許庁

To provide a timing generator realizable in a small circuit scale by using variable delay circuits in a counter circuit.例文帳に追加

カウンタ回路に可変遅延回路を使用することにより、小回路規模にて実現可能なタイミング発生器を提供する。 - 特許庁

The spread spectrum clock generator comprises a non-volatile memory to store control codes, corresponding to a predetermined delay.例文帳に追加

帯域拡散クロック発生器は予め決められた遅延に対応する制御コードを貯蔵するために不活性メモリを含む。 - 特許庁

To provide an ASMD (analog synchronous mirror delay) having a duty cycle correction function, and to provide an internal clock generator which uses the same.例文帳に追加

デューティーサイクル補正機能を有するＡＳＭＤ及びこれを利用する内部クロック発生器を提供すること。 - 特許庁

Respective delay amounts of the positive side delay circuit 31 and the negative side delay circuit 32 are set so that they have delay differences from each other determined by a frequency of the noise generated by the noise generator 10 and amplitude of the differential noise to be applied to the differential transmission path through the respective resistances.例文帳に追加

そして、ポジ側遅延回路３１およびネガ側遅延回路３２の各遅延量は、ノイズ発生器１０から発生されるノイズの周波数と、上記の各抵抗を通じて差動伝送路に印加する差動ノイズの振幅とから決定される遅延差を互いに有するように設定される。 - 特許庁

The delay circuit 130 of the first signal generator delays waveform data by the sampling clock according to the calculated value, and phase adjustment circuits 216 and 218 of the second signal generator delay the waveform data at the phase level of the sampling clock.例文帳に追加

この計算値に応じて、第１信号発生装置の遅延回路１３０は波形データをサンプリング・クロック単位で遅延し、第２信号発生装置の位相調整回路２１６及び２１８は波形データをサンプリング・クロックの位相レベルで遅延する。 - 特許庁

To provide a pulse train generator, which has a uniform phase interval by almost equalizing delay on wiring of each of delay circuits constituting the pulse stream generator, such as a ring oscillator, a ring counter or an M sequence counter.例文帳に追加

リングオシレータ、リングカウンタ或いはＭ系列カウンタ等のパルス列生成装置において、これを構成する個々の遅延回路間の配線上の遅延をほぼ等しくすることにより、均等な位相間隔を有するパルス列発生器を提供することである。 - 特許庁

To provide a random number generator for generating true random numbers by introducing delay circuits comprising wiring resources to ring oscillators and utilizing jitter of the wring resources, and a method of manufacturing the random number generator.例文帳に追加

リングオシレータに配線資源による遅延回路を導入し、配線資源のジッターも利用して、真の乱数を発生する乱数発生器及び乱数発生器の作成方法を提供する。 - 特許庁

The pulse generator comprises an oscillator 3 and a selecting arrangement for selecting how many of a first group 13 of delay elements are connected in series for delaying an IF clock of the pulse generator.例文帳に追加

このパルス発生器は、発振器3と、第１の群13のいくつの遅延要素がパルス発生器のＩＦクロックを遅延させるために直列に接続されるかを選択する選択器を備える。 - 特許庁

To provide a power feeding method of a generation system that can suppress a control delay by reducing an overload amount of an AC generator, when the AC generator is brought into an overload state.例文帳に追加

交流発電機が過負荷状態となった場合に、交流発電機の過負荷量を小さくして制御遅れを小さくできる発電システムの電力供給方法を提供する。 - 特許庁

The function generator 8 generates positive-phase and negative-phase light delay scanning voltages and applies them to optical phase modulators 4, 5.例文帳に追加

ファンクションジェネレータ８は、正相及び逆相の光遅延走査電圧を生成して光位相変調器４、５に印加する。 - 特許庁

A timing generator includes a clock generation section, a control word output register, a synchronization section, and a multiple delay resolution signal generation section.例文帳に追加

タイミング生成器は、クロック生成部、制御ワード出力レジスタ、同期部、及び複数遅延分解能信号生成部を含む。 - 特許庁

A generation delay time T3 is a delayed time of a time when the generated torque of the generator is increased from a time when the generation toque up control of the generator is started, and calculated by a map according to the temperature and the rotating speed of the generator.例文帳に追加

ここで、発電遅れ時間Ｔ3 は、発電機の発電トルクアップ制御を開始してから実際に該発電機の発電トルクが増加するまでの遅れ時間であり、発電機の温度と回転速度に応じてマップ等により算出される。 - 特許庁

The jitter reduction circuit for reducing jitter of a clock generator includes a power distributor 10, a delay unit 20 and a power synthesizer 30.例文帳に追加

クロック発生器のジッタを軽減するジッタ軽減回路は、電力分配器１０と遅延部２０と電力合成器３０とからなる。 - 特許庁

To provide a delay line which prevents a reflection signal from being superimposed as noise on a signal outputted from a test signal generator.例文帳に追加

試験信号発生装置から出力される信号に反射信号がノイズとして重畳するのを防ぐ遅延線を提供する。 - 特許庁

A spread code generator 302 generates a spread code in a timing synchronous with the global clock CK supplied from the delay circuit 301.例文帳に追加

拡散符号発生器３０２は、遅延回路３０１より供給されるグローバルクロックＣＫに同期したタイミングで拡散符号を生成する。 - 特許庁

A sampling pulse generator 4 is connected to the power supply 2 and generates sampling pulses according to the timing pulses delayed by the delay device 3.例文帳に追加

サンプリングパルス生成器４は、電源２に接続しており、遅延器３によって遅延されたタイミングパルスに応じて、サンプリングパルスを生成する。 - 特許庁

The phading generator 11 sets electric powers and delay quantities of the respective paths on the basis of the path information to generate phading.例文帳に追加

フェージング発生器１１は、このパス情報に基づいて少ない各パスの電力および遅延量を設定してフェージングを発生させる。 - 特許庁

To provide a spectrum diffusion clock generator (SSCG) capable of reducing disorder of clock duty ratio caused in a variable delay circuit.例文帳に追加

可変遅延回路で生じるクロックのデューティ比の崩れを低減することができるスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）を提供する。 - 特許庁

An adder 232 subtracts the replica signal for the user B generated by the replica generator 222 from an output signal from a delay device 202.例文帳に追加

加算器２３２は、遅延器２０２の出力信号からレプリカ生成器２２２にて生成されたユーザＢのレプリカ信号を減算する。 - 特許庁

To provide a PWM signal generator suitable of generation of a PWM signal with higher frequency or higher resolution using a delay element in which variation of delay values is less than a flip-flop.例文帳に追加

フリップフロップより遅延値のばらつきが少ない遅延素子を用い、より高周波数あるいは高分解能のＰＷＭ信号の生成に適したＰＷＭ信号生成装置を提供する。 - 特許庁

A delay time estimate section 106 estimates the delay time from a difference between a reception time of a packet measured on the basis of an internal clock generator 107 and a time denoted by a time stamp of a received packet.例文帳に追加

遅延時間は、遅延時間推定部１０６において、内部クロックジェネレータ１０７に基づいて測定したパケットの受信時刻と受信パケットのタイムスタンプが示す時刻の差から推定される。 - 特許庁

The replica DLL circuit 21 generates the reference bias voltage so that the delay time is equal to a cycle of the system clock signal, and the delay signal generator circuit 22 generates the enable timing signal.例文帳に追加

レプリカＤＬＬ回路２１は、遅延時間がシステムクロック信号の周期に等しくなるように基準バイアス電圧を発生して、遅延信号発生回路２２はイネーブルタイミング信号を発生する。 - 特許庁

The delay circuit comprises a pulse delay stabilizer circuit with a delay synchronizing loop and a pulse delay setting voltage generator circuit having nonlinear characteristics.例文帳に追加

本願発明におけるデジタル回路においては、クロック信号のタイミングを可変にするために、インバータの駆動電流を可変にしたパルス遅延回路を具備し、該パルス遅延回路は、遅延同期ループによるパルス遅延量の安定化回路を具備するとともに、非線形特性を有するパルス遅延量設定電圧の発生回路を具備するものである。 - 特許庁

The synchronous semiconductor device having a delay locked loop may include a replica delay 100 for replicating the delay time of an internal circuit, an anti-fuse circuit 200 for controlling the replicated the delay time, and a high voltage generator 300 that applies a high voltage into the anti-fuse circuit 200.例文帳に追加

遅延固定ループを備える同期型半導体装置において、実際内部回路の遅延時間をレプリカするためのレプリカ遅延部１００と、前記レプリカされた遅延時間を制御するためのアンチヒューズ回路部２００と、前記アンチヒューズ回路部に高電圧を印加するための高電圧発生器３００とを含む。 - 特許庁

The sensor unit 18 has a delay circuit 29 for outputting a synchronizing signal SS delayed by a delay quantity set by a delay quantity setting unit 27, and a drive pulse generator 20 generates a second storage period signal S2 based on the synchronizing signal delayed by the delay circuit 29 and the reference clock CR.例文帳に追加

センサユニット１８においては、同様に、遅延回路２９が同期信号Ｓ___Sを遅延量設定部２７により設定された遅延量分遅延させて出力し、駆動パルス発生部２０が遅延回路２９により遅延された同期信号および基準クロックＣ_Rに基づき第２の蓄積期間信号Ｓ_2を発生する。 - 特許庁

The sensor unit 17 has a delay circuit 28 for outputting a synchronizing signal SS delayed by a delay quantity set by a delay quantity setting unit 26, and a drive pulse generator 19 generates a first storage period signal S1 based on the synchronizing signal delayed by the delay circuit 28 and a reference clock CR.例文帳に追加

センサユニット１７においては、遅延回路２８が同期信号Ｓ_Sを遅延量設定部２６により設定された遅延量分遅延させて出力し、駆動パルス発生部１９が遅延回路２８により遅延された同期信号および基準クロックＣ_Rに基づき第１の蓄積期間信号Ｓ_1を発生する。 - 特許庁

The motor system 1 has a delay pulse generator 32 capable of transmitting a delay pulse signal, which is delayed in phase relative to a motor pulse signal transmitted from a motor 7 and recognized by a motor pulse recognition part 30 and in which the phase delay increases with time.例文帳に追加

モータシステム１は、遅延パルス生成部３２を有し、モータ７から発信され、モータパルス認識部３０で認識されたモータパルス信号に対して位相が遅れ、時間の経過に伴って位相の遅れが大きくなる遅延パルス信号を発信することができる。 - 特許庁

A peculiar pattern generated by a pattern generator 21 for the master-station device 20 is returned to the master-station device 20 through the slave-station device 30 under the state, and the delay time of the transmitter is computed by a delay-time detector 24 on the basis of the delay time during that time.例文帳に追加

この状態で、親局装置２０のパタンジェネレータ２１で生成した固有パターンを子局装置３０を介して親局装置２０に戻し、その間の遅延時間に基づき遅延時間検出回路２４により伝送区間の遅延時間を算出する。 - 特許庁

To provide a 1/4 cycle delay clock generator normally operable even if a specific initial value is not set by obviating the need of a reset signal separately.例文帳に追加

リセット信号を別途に不要とし、特定の初期値がなくても正常に動作できる１／４周期遅延クロック発生器を提供する。 - 特許庁

To use a communication passage in which elimination of data or delay may occur as synchronous signal communication between an X-ray generator and a radiographic apparatus.例文帳に追加

データの消失や遅延が発生する可能性のある通信路を、Ｘ線発生装置と撮影装置の間の同期信号通信に使用する。 - 特許庁

In another implementation, the short range vehicular radar system is provided with receive and transmission antennas, a programmable delay generator, and a programmable receiver.例文帳に追加

別の実施形態において、自動車用短距離レーダシステムは、送受信アンテナ、プログラム可能遅延発生器、及びプログラム可能受信器を具備する。 - 特許庁

To provide a clock generator maintaining a synchronous phase relationship among clock signals through use of a conventional adjustable delay circuit, even when time delay of a delay circuit from which one clock signal among clock signals of different clock areas is outputted is changed.例文帳に追加

従来の調節可能な遅延回路と用いることにより、異なるクロック領域のクロック信号のうちの１つが出力される調節可能な遅延回路の時間遅延が変更されても、それらのクロック信号間の同期位相関係を維持することが可能なクロックジェネレータを提供する。 - 特許庁

A command generator 23 generates a read command for reading out the data from the synchronous memory, for delay adjustment in a period when the data bus is not used.例文帳に追加

コマンド発生器２３は、遅延調整用に、同期型メモリからデータを読み出すためのリードコマンドを、前記データバスが用いられない期間に発生する。 - 特許庁

The rotation control means 6 controls a rotation period of a rotor of a generator 5 so that the counter value becomes a preset value, to thereby advance or delay the hand 4.例文帳に追加

回転制御手段６は、カウンタ値がプリセット値になるように発電機５のロータの回転周期を制御して、指針４を進めるあるいは遅らせる。 - 特許庁

This device is provided with plural polarization control modules, respectively related to the channel and a common delay difference generator(DDG) in a cascade form.例文帳に追加

本発明による装置は、前記のチャネルにそれぞれ関連する複数の偏光制御モジュールと、共通遅延差発生器（ＤＤＧ）とをカスケード式に含む。 - 特許庁

When a game ball enters a generator winning hole, a rotor stops at a prescribed position after reaching the prescribed position and a measurement process of a delay time is started.例文帳に追加

遊技球が役物始動口に入賞するとロータが定位置に到達することに基いて定位置で停止し、遅延時間の計測処理が開始される。 - 特許庁

To provide a data generator capable of avoiding the unwanted delay of data generation by rearranging bits at the time of storing data in a memory.例文帳に追加

メモリへのデータ格納時にビットの並び替えを行うことによりデータ発生の不要な遅れを回避することのできるデータ発生装置を提供する。 - 特許庁

A storage battery for the generator and commercial electric power are coupled with chain effect of a chain relay and characteristics of an off-delay relay to obtain automatic start and shut down.例文帳に追加

チエンリレーのチエン効果、オフディレーリレーの特性に、発電機用の蓄電池、それに商用電力を、組み合わせて、自動起動、自動停止させるようにした． - 特許庁

An accelerated command time calculation unit 36 outputs an output command in an accelerated manner so that the generator 1 starts an output change as per the output schedule 50 of the generator created by an output schedule creating unit 35 by performing an invert operation from the output response delay time 53 calculated by the output response delay time calculation unit 34.例文帳に追加

前倒し指令時刻算出部３６は、出力応動遅れ時間算出部３４が算出した出力応動遅れ時間５３から逆算して、出力予定作成部３５が作成した発電機出力予定５０のスケジュールどおりに発電機１の出力変化が始まるように出力指令を前倒しで送出する。 - 特許庁

A selection signal generator 12 generates a selection signal in response to the phase difference signal, and a selector 13 selects one of a plurality of delay lines 11 having different delay amounts in response to the selection signal.例文帳に追加

この位相差信号に応じて選択信号生成回路１２が選択信号を生成し、この選択信号に応じてセレクター１３がそれぞれ遅延量の異なる複数のディレーライン１１の中から一つのディレーラインを選択する。 - 特許庁

The group delay generator 20 is arranged on the optical paths of the lights by the wavelengths refracted by the transmission lens 1 and generate propagation delay of a time corresponding to the incidence positions for the lights by the wavelengths to project the lights by the wavelengths together at a time.例文帳に追加

群遅延発生器２０は、透過レンズ１で屈折された波長毎の光の光路上に配置され、波長毎の光に対し入射位置に応じた時間の伝搬遅延を発生させ、波長毎の光を纏めて出射する。 - 特許庁

The delay time automatic detection circuit of this invention is provided with an adder 1, an adder input control circuit 2, a pre-charge circuit 3, a latch circuit 4, a one-shot pulse generator 5, a changeover device 6, a counter 7, an OR gate G1, and a delay circuit 8.例文帳に追加

本発明の遅延時間自動検出回路は、アダー１と、アダー入力制御回路２と、プリチャージ回路３と、ラッチ回路４と、ワンショットパルス生成器５と、切替器６と、カウンタ７と、ＯＲゲートＧ１と、遅延回路８とを備える。 - 特許庁

To generate synchronization signals for respective phases, which are synchronized with three phases of an AC output from an AC generator respectively, and carry out advance/delay angle control without providing a magnet position detection equipment or a sub coil to either phase of a three-phase AC generator.例文帳に追加

三相交流発電機のいずれの相にも磁石位置検出機器やサブコイルを設けることなく、交流発電機の三相の交流出力に同期した各相同期信号を生成して進角／遅角制御を行う。 - 特許庁

When the minor winning state is produced during the time-shortened state, the main control section 100 (generator opening delay means) delays a timing when the main control section 100 (generator opening/closing control means) executes the opening control, at a predetermined probability.例文帳に追加

時短状態中に小当たり状態が発生したとき、主制御部１００（役物開放遅延手段）は、主制御部１００（役物開閉制御手段）が開放制御を実行するタイミングを所定の確率で遅延させる。 - 特許庁