「etching manufacturing」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

This manufacturing method includes steps of forming, after the formation of the gate insulating film, an amorphous semiconductor layer on the substrate and also selectively forming a crystalline semiconductor layer to the amorphous semiconductor layer and etching the amorphous semiconductor layer by making the crystalline semiconductor layer remain using an alkali etching solution (etchant) of the amine system.例文帳に追加

同一の基板上に、ゲート電極、ゲート絶縁層、結晶質と非晶質の積層の半導体層、ソース電極およびドレイン電極を順次形成した第１の薄膜トランジスタと、ゲート電極、ゲート絶縁膜、非晶質の半導体層、ソース電極およびドレイン電極を順次形成した第２の薄膜トランジスタを備える表示装置の製造方法にあって、 前記ゲート絶縁膜の形成後に、前記基板上に非晶質の半導体層を形成し、該非晶質の半導体層に選択的に前記結晶質の半導体層を形成する工程と、 アルカリ性のアミン系のエッチング液を用いて前記結晶質の半導体層を残存させて前記非晶質の半導体層をエッチングする工程とを備える。 - 特許庁

The manufacturing method of a semiconductor device is to etch a polysilicon or silicon using either one out of nitrosyl chloride, nitrile chloride or nitrosyl bromide or using chlorine or bromic base etching gas additionally containing either one out of nitrogen oxide, dinitrogen oxide, nitrogen dioxide, nitrogen trioxide, dinitrogen trioxide, dinitrogen tetroxide, dinitrogen pentoxide.例文帳に追加

本発明にかかる半導体装置の製造方法は、塩化ニトロシル、塩化ニトロイルまたは臭化ニトロシルのいずれかをエッチングガスとして用いたうえで、あるいはまた、一酸化窒素、一酸化二窒素、二酸化窒素、三酸化窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素またはフッ化ニトロシルのいずれかを添加含有させてなる塩素系または臭素系のエッチングガスを用いたうえでポリシリコンまたはシリコンをエッチングすることを特徴としている。 - 特許庁

This method of manufacturing the sub master mold 20 from a master pattern mold 30 for imprint having grooves corresponding to the minute pattern includes a minute pattern dimension fluctuation process of performing dry etching using oxygen gas with respect to a resist layer 4 which is formed on a hard mask layer formed on a substrate 1 for the sub master mold and to which the minute pattern of the master pattern mold 30 is transferred.例文帳に追加

微細パターンに対応する溝が設けられたインプリント用の元型モールド３０からサブマスターモールド２０を製造する方法において、前記サブマスターモールド用の基板１上にはハードマスク層が形成され、前記ハードマスク層上に形成され且つ元型モールドの微細パターンが転写されたレジスト層４に対して、酸素ガスを用いたドライエッチングを行う微細パターン寸法変動工程を有する。 - 特許庁

The method for manufacturing the transparent conductive film has the process of forming at least one undercoat layer on one surface or each of both surfaces of a transparent film base material, the process of forming the transparent conductive layer on the undercoat layer by a sputtering method, the process of etching the transparent conductive layer to keep patternized, and the process of annealing and crystallizing the patternized transparent conductive layer.例文帳に追加

透明なフィルム基材の片面または両面に、少なくとも１層のアンダーコート層を形成する工程、前記アンダーコート層上に、スパッタリング法により透明導電体層を形成する工程、前記透明導電体層を、エッチングしてパターン化する工程、および前記パターン化された透明導電体層をアニール化処理して結晶化させる工程を有することを特徴とする透明導電性フィルムの製造方法。 - 特許庁

A plurality of times of engraving can be conducted to the same resin by a photolithographic method by using a positive type photosensitive polyimide resin material to an insulating layer 21, mask formation by a resist in a solder ball forming process and a rear etching process in the manufacture can be omitted, processes can be simplified, and a material used can be decreased, and manufacturing cost can be reduced.例文帳に追加

絶縁層２１にポジ型の感光性ポリイミド樹脂材料を使用することで、フォトリソグラフィー法によって同一の樹脂に対して複数回の製版を行うことが可能であり、従来の製造方法における半田ボール形成工程、裏面エッチング工程時のレジストによるマスク形成を省略することができるので、工程を簡略化でき、かつ使用する材料を減らすことができるので、製造コストの大幅な低減を図ることができる。 - 特許庁

To provide the manufacturing method of a thin film transistor, capable of reducing etching defects generated at the time of opening a part of a passivation film by optimizing manufacture conditions, after removing fluorine stuck to the back channel part of the thin film transistor, until forming the passivation film covering the back channel part.例文帳に追加

オフリーク特性悪化の原因となるバックチャネル部に付着しているフッ素を除去するために、バックチャネル部に対して水素プラズマを用いた低プラズマ密度処理を行うと、バックチャネル部を覆う窒化膜が、下地膜との界面においてＳｉ−Ｈ結合が増加した膜質となり、特に、窒化膜の下にＩＴＯ膜が在って、ＩＴＯ膜上の窒化膜に開口部を形成する場合には、バッファード弗酸（ＢＨＦ）によるエッチングで窒化膜が逆テーパー状にエッチングされるエッチング異常（開口部の外観不良）が生じる。 - 特許庁

A method of manufacturing a semiconductor device comprises the steps of: epitaxially growing an epitaxial semiconductor layer 4 on a semiconductor substrate; forming a photoelectric conversion part on the epitaxial semiconductor layer 4; forming a wiring layer on the epitaxial semiconductor layer 4 after forming the photoelectric conversion part; bonding a supporting base 23 onto the wiring layer; and etching the semiconductor substrate from the opposite surface side of the bonded surface after the bonding.例文帳に追加

実施形態の半導体装置の製造方法は、半導体基板の上にエピタキシャル半導体層４をエピタキシャル成長させる工程と、前記エピタキシャル半導体層４に光電変換部を形成する工程と、前記光電変換部の形成後に、前記エピタキシャル半導体層４の上に配線層を形成する工程と、前記配線層の上に支持基盤２３を接合する工程と、前記接合の後に、前記半導体基板を前記接合とは反対面側からエッチングする工程を含む。 - 特許庁

There is provided a process method for easily manufacturing various forms of molds which have disadvantages in applying a nano imprint process by using nano imprint and a dry etching process by patterning a molding resin of a substrate having a metal pattern patterned thereon, and forming a nano-class pattern and a complicated three-dimensional micro pattern using a nano imprint process with the manufactured molds without executing a complicated process several times.例文帳に追加

金属パターンがパターニングされている基板のモールド用レジンをナノインプリントと乾式エッチング工程とを用いて、ナノインプリント工程を適用する上で難が多かった様々な形態のモールドを容易に製作し、複雑な工程を数回行うことなく、製作されたモールドでナノインプリント工程を用いてナノ級パターンや複雑な３次元形状の微細パターンの成形を可能にする工程方法を提供する。 - 特許庁

For example, in a method for manufacturing a microlens array having a plurality of microlenses to be used for a liquid crystal projector, a microlens array with fidelity to a designed feature is manufactured by using a gray scale mask 30 for lithography which has a plurality of correction portions 32 to form an enhancing feature (protruding features) on the borders of the plurality of microlenses and by gray scale lithography techniques and etching techniques.例文帳に追加

例えば、液晶プロジェクタに用いられる複数のマイクロレンズを有するマイクロレンズアレイの製造方法において、複数のマイクロレンズの境界部に強調形状（突出形状）を形成するための複数の補正部３２を有するグレースケールのリソグラフィ用マスク３０を用いて、グレースケールリソグラフィ技術およびエッチング技術により、設計形状に対して忠実なマイクロレンズアレイを製造する。 - 特許庁

To provide a radiation sensitive material superior in sensitivity, developability, etching endurance, heat resistance, and adhesion to a substrate and developable with an aqueous alkaline developing solution and usable for a positive resist for manufacturing the semiconductor integrated circuit and the like by using a copolymer composed essentially of repeating units derived from specified monomers.例文帳に追加

半導体集積回路、液晶表示素子用ＴＦＴ回路等の回路製造用のポジ型レジストとして、アルカリ水溶液からなる現像液によって現像でき、感度、現像性、残膜率、耐熱性、基板との密着性等に優れた感放射線性材料、さらに層間絶縁膜、カラーフィルター保護膜、回路保護膜等の永久膜として、耐熱性、基板との密着性、可視光領域における透明性、耐薬品性、寸法安定性等に優れた感放射線性材料を提供する。 - 特許庁

The method for manufacturing the nitride semiconductor element having the sapphire substrate on whose surface unevenness is formed and the nitride semiconductor layer containing the light emitting layer laminated on the substrate includes a first step that removes at least a part of a region for dividing the nitride semiconductor layer into each element with laser and a second step that performs wet etching on the side surface of the nitride semiconductor layer.例文帳に追加

製造方法の発明は、サファイア基板と、該基板上に積層された発光層を含む窒化物半導体層とを有する窒化物半導体発光素子の製造方法において、サファイア基板の表面は凹凸が形成された面であり、窒化物半導体層の各素子に分割する部位の少なくとも一部をレーザーで除去する第１の工程と、該窒化物半導体層の側面を湿式エッチングする第２の工程からなる。 - 特許庁

The manufacturing method further include a process 3 in which a compound having oxidizing power or the solution of the compound is brought into contact with a modified layer formed by the etching treatment and the modified layer is removed.例文帳に追加

フッ素系ポリマーを含有する樹脂材料から形成された多孔質樹脂基材に、厚み方向に貫通する少なくとも一つの穿孔を形成する工程１；穿孔の内壁面に、アルカリ金属を含有するエッチング液を接触させてエッチング処理する工程２；エッチング処理により生じた変質化層に、酸化力を有する化合物またはその溶液を接触させて、該変質化層を除去する工程３；を含む穿孔された多孔質樹脂基材の製造方法。 - 特許庁

The manufacturing method for the circuit board having an electrode wiring formed at a surface part of a substrate and an electro-thermal conversion element with a heating resistor film formed on the electrode wiring for generating heat energy comprises the steps of forming an electrode wiring layer for forming the electrode wiring, forming the heating resistor film and etching the electrode wiring layer and the heating resistor film altogether to form the electrode wiring.例文帳に追加

基板の表面部に形成された電極配線と、該電極配線上に形成された熱エネルギーを発生するための発熱抵抗体膜を有する電気熱変換素子と、を有する回路基板の製造方法であって、前記電極配線を形成するための電極配線層を形成し、前記発熱抵抗体膜を成膜した後、前記電極配線層と発熱抵抗体膜を一括エッチングすることにより、前記電極配線を形成することを特徴とする回路基板の製造方法である。 - 特許庁

The method for manufacturing a semiconductor device includes a step of forming a resist pattern on a surface to be processed by forming a resist film on the surface using the resist composition for immersion exposure, irradiating the resist film with exposure light by immersion exposure, and developing it, and a step of transferring the pattern to the surface to be processed by etching through the resist pattern as a mask.例文帳に追加

本発明の半導体装置の製造方法は、被加工面上に、本発明の前記液浸露光用レジスト組成物を用いてレジスト膜を形成した後、該レジスト膜に対して液浸露光により露光光を照射し、現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工面にパターンを転写するパターン転写工程とを少なくとも含む。 - 特許庁

A method for manufacturing semiconductor includes a step for forming a substrate, a step for sticking a polysilicon layer on the substrate, a step for sticking the photoresist layer on the polysilicon layer, a step for patterning the photoresist layer, a step for sticking an inorganic material layer which is conformable and not photosensitive on the patterned photoresist layer, and a step for etching anisotropically the inorganic material layer and a semiconductor material layer.例文帳に追加

基板を形成するステップと、前記基板上にポリシリコン層を被着させるステップと、前記ポリシリコン層上にフォトレジスト層を被着させるステップと、前記フォトレジスト層をパターン形成するステップと、前記パターン形成したフォトレジスト層上に共形かつ非感光性の無機材料層を被着させるステップと、前記無機材料層および半導体材料層に異方性エッチングを施すステップとを含むことを特徴とする半導体製造方法である。 - 特許庁

This method of manufacturing a semiconductor device includes processes of: forming an etching mask on a processing object 10 formed of a compound semiconductor containing indium as an essential constituent element; introducing a mixture gas comprising two constituents such as hydrogen iodide gas and silicon tetrachloride gas onto the processing object 10 and converting the mixture gas to plasma; and entering the mixture gas converted to plasma into the processing object to selectively etch the processing object.例文帳に追加

この製造方法は、インジウムを必須の構成元素とする化合物半導体からなる被加工物１０の上にエッチングマスクを形成する工程と、被加工物１０の上にヨウ化水素ガスおよび四塩化ケイ素ガスの２成分からなる混合ガスを導入するとともに混合ガスをプラズマ化する工程と、当該プラズマ化された混合ガスを被加工物に入射させて被加工物を選択的にエッチングする工程と、を含む。 - 特許庁

The method for manufacturing a semiconductor device comprises processes for forming a resist pattern on a base layer; smoothing, at least the wall surfaces of the resist pattern by applying a resist pattern smoothing material to the surface of the resist pattern and by controlling at least either one of coating thickness and heating temperature, including heating and development; and patterning the base layer by etching, using the smoothed resist pattern.例文帳に追加

下地層上にレジストパターンを形成する工程と、レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、塗布の厚み及び加熱の温度の少なくともいずれかを調整することにより、レジストパターンにおける少なくとも壁面を平滑化させる工程と、平滑化されたレジストパターンを用いてエッチングにより下地層をパターニングする工程とを含む半導体装置の製造方法。 - 特許庁

To provide a method and an apparatus for separating metal ions and recovering phosphoric acid at high yield from a mixed acid aqueous solution containing the metal ions such as a metal ion-containing mixed acid waste liquid produced from a metal etching process or the like in a semiconductor manufacturing plant or the like using a distillation and extraction means in place of a membrane or an ion exchange treatment which is commonly used as a conventional technique.例文帳に追加

半導体製造工場などにおける金属エッチング工程などから発生する金属イオン含有混酸廃液のような金属イオンを含有する混酸水溶液から、金属イオンを分離するとともにリン酸を高い収率で回収するにあたり、従来技術では膜処理またはイオン交換処理を行なうのが常識であったが、本発明では発想を全く変えて蒸留、抽出手段を用いた回収方法および装置の提供。 - 特許庁

To provide a method of cleaning the reaction vessel of an epitaxial growth device and a method of manufacturing an epitaxial wafer, which can suppress generation of a deep crack on the back of a wafer by fusion of the wafer and a polysilicon film formed on a susceptor surface and can reduce the effects of contaminants that have got into a hydrogen chloride gas used for cleaning by vapor-phase etching.例文帳に追加

ウェーハとサセプタ表面上に形成されたポリシリコン膜とが融着することによって、ウェーハ裏面に深いキズが生じてしまうことを抑制でき、さらに気相エッチングによるクリーニングに用いられる塩化水素ガスに取り込まれた汚染物質の影響を低減することができるエピタキシャル成長装置の反応容器のクリーニング方法及びエピタキシャルウェーハの製造方法を提供することを目的とする。 - 特許庁

This manufacturing method comprises a process for forming a silicon film on an insulating film, a process for forming a rough-surface polysilicon film having a rough surface, and a process for forming larger unevenness of the surface than that of the rough-surface polysilicon film by etching the rough-surface polysilicon film in a recess region of the rough-surface polysilicon film and the silicon film selectively.例文帳に追加

絶縁膜上にシリコン膜を形成する工程と、シリコン膜上に、表面が粗面化された粗面ポリシリコン膜を形成する工程と、エッチングに対してデポジションが相対的に強いエッチング条件を用いることにより、粗面ポリシリコン膜の凹部領域の前記粗面ポリシリコン膜及び前記シリコン膜を選択的にエッチングし、前記粗面ポリシリコン膜の表面凹凸よりも大きい表面凹凸を形成する工程とを有する。 - 特許庁

This manufacturing method of a semiconductor element includes steps of forming: multiple metal wires on a semiconductor substrate; a reaction prevention film on the metal wires in a region with via holes formed therein; an interlayer insulation film on the semiconductor substrate including the reaction prevention film; via holes by etching the interlayer insulation film above the reaction prevention film; and the via plugs in the via holes.例文帳に追加

半導体基板上に多数の金属配線を形成する段階;ビアホールが形成される領域の前記金属配線上に反応防止膜を形成する段階;前記反応防止膜を含む前記半導体基板上に層間絶縁膜を形成する段階;前記反応防止膜の上部の前記層間絶縁膜をエッチングしてビアホールを形成する段階;前記ビアホール内部にビアプラグを形成する段階を含む半導体素子の製造方法。 - 特許庁

For the purpose of reducing the short-circuit defects between wirings and enhancing the yield in the manufacturing stage, the semiconductor layer is patterned utilizing the dry etching construction method, then etched by using dilute HF before a thin film is deposited in the next stage to remove the polymer generated at the time of patterning of the semiconductor layer.例文帳に追加

半導体層のパタンニング時に発生するポリマを除去し、ショート不良を低減し製造工程における歩留まりの向上を達成するために、半導体層のパタンニングをドライエッチ工法を利用して行い、エッチングした後、次の薄膜堆積前に希ＨＦにてエッチングすることによって、半導体層のパタンニング時に発生するポリマを除去し、配線間のショート不良を低減し製造工程における歩留まりの向上につなげる。 - 特許庁

To provide a copper foil with an insulating adhesive for a multilayer printed wiring board, which is superior with an insulating adhesive layer having high adhesive force at low permittivity, a low dielectric dissipation factor, room temperature and a high temperature, and which is superior in that the manufacturing process of the multilayer printed wiring board can be shortened by providing the copper foil which can form a circuit by an etching and working operation or the like.例文帳に追加

多層プリント配線板用絶縁接着剤付き銅箔で、絶縁接着剤層が低誘電率、低誘電正接、常温及び高温での高い接着力を有する点が優れており、またエッチング加工等により回路形成可能な銅箔を備えていることにより多層プリント配線板の製造工程の短縮が可能である点が優れている多層プリント配線板用絶縁接着剤付き銅箔を提供すること。 - 特許庁

The method for manufacturing wiring includes a step of ejecting locally a composition containing a conductive material on a first pattern so as to form a conductor functioning as a pillar, a step of forming a dielectric so as to cover the conductor, a step of etching the dielectric so as to expose a part of the conductor, and a step of forming a second pattern on the exposed conductor.例文帳に追加

本発明の配線の作製方法は、第１のパターン上に導電性材料を含む組成物を局所的に吐出してピラーとして機能する導電体を形成するステップと、前記導電体が覆われるように絶縁体を形成するステップと、前記導電体の一部が露出するように前記絶縁体をエッチングするステップと、露出した前記導電体上に第２のパターンを形成するステップとを有することを特徴とする。 - 特許庁

This manufacturing method has a first step of anodizing a second layer containing aluminum to form fine holes on a first layer, a second step of forming metal oxides contained in the first layer at bottoms of the fine holes, a third step of removing the metal oxides by dry-etching, and a fourth step of forming magnetic materials in the fine holes by electrolytic plating through the first layer.例文帳に追加

第１の層上の、Ａｌを含む第２の層を陽極酸化して微細孔を形成する第１の工程と、前記微細孔の底部に、前記第１の層に含まれる金属の酸化物を形成する第２の工程と、前記金属の酸化物をドライエッチングにより除去する第３の工程と、前記第１の層を通電経路とする電解メッキにより前記微細孔に磁性材料を形成する第４の工程と、を有することを特徴とする記録媒体の製造方法。 - 特許庁

In manufacturing an electromagnetic wave shielding adhesive film, related to a plastic film with a conductive metal where a conductive metal layer is laminated on a transparent base material through an adhesive layer which is solidified when irradiated with an active energy ray, an etching resist pattern is formed by screen printing or offset printing, and the conductive metal layer is etched to form a geometric graphic of a conductive metal.例文帳に追加

透明基材上に活性エネルギー線を照射することにより硬化する接着剤層を介して導電性金属層が積層されてなる導電性金属付きプラスチックフィルムにおいて、スクリーン印刷法又はオフセット印刷法により作製したエッチングレジストパターンを形成し、導電性金属層をエッチングすることにより導電性金属からなる幾何学図形を形成することを特徴とする電磁波シールド性接着フィルムの製造法。 - 特許庁

A method of manufacturing an optical semiconductor device comprises the steps of: forming a semiconductor intermediate layer on a semiconductor substrate; forming a semiconductor stack including an optical waveguide layer above the semiconductor intermediate layer; forming trenches for exposing the semiconductor intermediate layer on their inner surfaces in the semiconductor stack; and forming a cavity by removing the semiconductor intermediate layer exposed on the inner surfaces of the trenches by using selective wet etching.例文帳に追加

光半導体素子の製造方法は、半導体基板上に、半導体中間層を形成する工程と、半導体中間層上に光導波層を含む半導体積層体を形成する工程と、その内面に半導体中間層が露出する溝を半導体積層体に形成する工程と、溝の内面に露出した半導体中間層を選択的ウェットエッチングによって除去することで、空隙を形成する工程と、を含むことを特徴とする。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁

To provide a semiconductor device and its manufacturing method solving the problem that need replacing an inferior cell by a redundant cell is increased with the minuteness of an element, the shape of a positioning mark specifying the position of a fuse cut corresponding to a replaceable element is deformed by etching gas and position specification is difficult, and a redundant circuit is not accurately replaced to the extracted inferior circuit.例文帳に追加

素子の微細化に伴い、不良セルを冗長セルで置き換える必要性が増大し、置き換えるべき素子に対応した切断すべきフューズの位置を特定する位置合わせマークの形状がエッチングガスにより変形して位置特定が困難になり、抽出された不良回路に対して、対応する冗長回路が正確に置き換えられなくなってしまう課題を解決する半導体装置及びその製造方法を提供する。 - 特許庁

A method for manufacturing an inkjet recording head includes a metal mask formation step of forming a metal mask 19 having a predetermined shape containing a silicide film 16 formed by silicidation of the surface of a flow path forming substrate wafer 110 containing a silicon substrate and a liquid flow path formation step of forming a liquid flow path by anisotropically etching the flow path forming substrate wafer 110 using the metal mask 19 as a mask.例文帳に追加

シリコン基板からなる流路形成基板用ウェハ１１０の表面をシリサイド化させて形成したシリサイド膜１６を含む所定形状のメタルマスク１９を形成するメタルマスク形成工程と、メタルマスク１９をマスクとして流路形成基板用ウェハ１１０を異方性エッチングすることにより液体流路を形成する液体流路形成工程と、を有するインクジェット式記録ヘッドの製造方法を採用する。 - 特許庁

The manufacturing method comprises a step of etching an aluminum foil, a step of anodic-oxidating the surface of the aluminum foil to form a dielectric oxide film layer, and a step of compressing the aluminum foil with the formed dielectric oxide film layer in the thickness direction, thereby obtaining an electrode foil for electrolytic capacitors which is greatly improved about the capacitance, the leakage current characteristics and high frequency range characteristics.例文帳に追加

アルミニウム箔をエッチング処理する工程と、このアルミニウム箔の表面に陽極酸化により化成処理して誘電体酸化皮膜層を形成する工程と、上記誘電体酸化皮膜層が形成されたアルミニウム箔を厚み方向に圧縮する工程とからなる製造方法とすることにより、静電容量および漏れ電流、高周波領域の特性を大幅に向上させた電解コンデンサ用電極箔を得ることができるものである。 - 特許庁

This manufacturing method of the semiconductor device comprises the steps of depositing an oxide film 3 on Cu wiring 2, forming a via hole H reaching the Cu wiring 2 by dry-etching the oxide film 3, supplying DIW into the via hole H, supplying ammonium phosphate into the via hole H after supplying the DIW, and filling the via hole H with an electrically conductive material 5 after supplying the ammonium phosphate.例文帳に追加

Ｃｕ配線２上に酸化膜３を堆積する工程と、前記酸化膜３をドライエッチングして、前記Ｃｕ配線２に通達するビアホールＨを形成する工程と、前記ビアホールＨ内にＤＩＷを供給する工程と、前記ＤＩＷを供給した後に、前記ビアホールＨ内に燐酸アンモニウムを供給する工程と、前記燐酸アンモニウムを供給した後に、前記ビアホールＨ内に導電材料５を埋め込む工程とを含む。 - 特許庁

A manufacturing method includes the steps for forming a connection hole 32 on an interlayer insulating film 31 with an etching mask of a resist film 41 after the resist film 41 with an opening pattern 42 for forming a connection hole is formed in the interlayer insulating film 31 on a silicon substrate 11, and a step for ion-implanting impurities to the silicon substrate 11 with the ion implanting mask of the resist film 41.例文帳に追加

シリコン基板１１上に形成した層間絶縁膜３１上に接続孔を形成するための開口パターン４２を形成したレジスト膜４１を形成した後、レジスト膜４１をエッチングマスクに用いて層間絶縁膜３１に接続孔３２を形成する工程と、レジスト膜４１をイオン注入マスクに用いてシリコン基板１１に不純物をイオン注入する工程とを備えた半導体装置の製造方法である。 - 特許庁