「in-memory processing」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

This multiprocessor system comprises a memory for separately storing the thread of a processing program and a control program for controlling the execution of the processing program, and a plurality of processors for executing the thread of one or more processing programs stored in the memory and the thread of one or more control programs.例文帳に追加

処理プログラムのスレッド及び該処理プログラムの実行を制御するための制御プログラムのスレッドを分離して記憶するメモリと、メモリに記憶される一又は複数の処理プログラムのスレッド及び一又は複数の制御プログラムのスレッドを実行するための複数のプロセッサとを有するマルチプロセッサシステムが提供される。 - 特許庁

The 3D coordinate data of a polygon provided by applying geometrical arithmetic processing due to a geometrical arithmetic processing passed on polygon definition data 1 and the source data of plotting arithmetic processing composed of color and α value or the like are previously stored in a memory 4A (memory 4B) as geometrically operated 3D data D1.例文帳に追加

ポリゴン定義データ１に基づく幾何学演算処理部２による幾何学演算処理が施されて得られる、ポリゴンの３次元座標データ及び色、α値等からなる描画演算処理の元データが幾何学演算処理済み３次元データＤ１として、メモリ４Ａ（メモリ４Ｂ）内に事前格納される。 - 特許庁

A control part 11 of an image data forming device 10 of the thermal transfer recording device 1 applies resolution conversion processing, plate separation processing, gradation correction processing, dot processing, etc., to image data 5 input and stored in an image memory 33 of a storage part 12 and passes the image data to the print part 20 to perform print processing.例文帳に追加

熱転写記録装置１の画像データ生成装置１０の制御部１１は、入力され記憶部１２の画像メモリ３３に格納されている画像データ５に対して、解像度変換処理、分版処理、階調補正処理、網点処理等を施し、印画部２０に画像データを渡して印画処理を行う。 - 特許庁

The CPU 2 reads the data from the data memory 4 based on the LDDI instruction, and shifts to an interruption inhibition state, and performs body processing based on the body processing instruction to the data read from the data memory 4 in the interruption inhibition state.例文帳に追加

ＣＰＵ２は、ＬＤＤＩ命令に基づいて、データメモリ４からデータを読み出すとともに割込み禁止状態に移行し、この割込み禁止状態において、データメモリ４から読み出されたデータに対して、本体処理命令に基づいて本体処理をする。 - 特許庁

When the image processing section 3 and the data input output I/F 4 read the stored image data from the image memory 2 consecutively in the main scanning direction, the image processing section 3 transmits a signal to reserve reading of the image data to the image memory 2.例文帳に追加

蓄積した画像データを主走査方向に連続で画像メモリ２より画像処理部３及びデータ入出力Ｉ／Ｆ４に読み出す際に、画像処理部３及び画像処理部３より画像データの読出しを予約する信号を画像メモリ２に送信する。 - 特許庁

When the entering processing is completed, a code generation means 10 encodes data called from a memory 115, and a print processing means 130 prints out a mail order paper including a two-dimensional code image and data conformed to each item stored in the memory 115.例文帳に追加

入力処理を終了した場合、コード生成手段１２０は、メモリ１１５から呼び出したデータをコード化し、印刷処理手段１３０は、２次元コード画像及びメモリ１１５に格納された各項目に対応したデータを含めたメールオーダ用紙を印刷する。 - 特許庁

A memory controller setting processing module 191d performs, at the time of power-ON of a personal computer, initial setting processing for making the RAM function as a component of the main memory based on the second SPD data stored in the SPD storage area 192.例文帳に追加

メモリコントローラ設定処理モジュール１９１ｄは、パーソナルコンピュータの電源オン時に、ＳＰＤ保存領域１９２に保存されている第２のＳＰＤデータに基づいて、ＲＡＭを主メモリの構成要素として機能させるための初期設定処理を行う。 - 特許庁

To provide a wireless unit transmitting a digital signal and having a transmission period and a reception period, that stores only data substantially required in the unit of frames to a memory, relieves a load onto signal processing of a post-stage so as to attain a high-speed processing and reduces a related memory area.例文帳に追加

ディジタル信号を伝送し、送信期間と受信期間を有する無線機において、本来必要なフレーム単位でのデータのみをメモリに蓄え、後段の信号処理への負荷を軽減させて高速化を図ると共に、関係するメモリ領域を削減する。 - 特許庁

In the case of performing the ignition processing of the discharge lamp 12, the power source of the lamp memory 13 for storing information on the lamp 12 is turned off so that the stored content of the lamp memory 13 is prevented from being erased or destroyed by the power source noise at the ignition processing time.例文帳に追加

放電ランプ１２を点弧処理する際に、この放電ランプ１２に関する情報を記憶するランプメモリ１３の電源をオフ状態とし、点弧処理時の電源ノイズによって、ランプメモリ１３の記憶内容が消失または破壊されるのを防ぐ。 - 特許庁

To allow quick system development reusing efficiently design assets in the past, by providing a memory unit capable of executing data transfer from a processing means to a shared memory by a divided manner of a plurality of times, without applying design change for the processing means.例文帳に追加

処理手段から共有メモリへのデータ転送を、処理手段に設計変更を加えずに複数回に分割して実行することが可能なメモリ装置を提供することにより、過去の設計資産を効率的に再利用した早期のシステム開発を可能とする。 - 特許庁

When the image processing apparatus transfers the XML document data to a memory card in S1001, the portion of bitmap images associated with the document data but not transferable to an external media in S1006 is transferred to the external media in S1009 after a message indicating that the portion is stored in the image processing apparatus is written in S1008.例文帳に追加

画像処理装置において、S1001でXMLの文書データをメモリカードに転送する際に、該文書データに関連付けられたビットマップ画像のうち、S1006で外部メディアに転送しきれないものについては、S1008で画像処理装置内に格納されている旨を記述して、S1009で外部メディアに転送する。 - 特許庁

The transfer is performed either in a concurrent processing mode in which the screen data is transferred every time for every screen data is transformed into the memory file form or in a consecutive processing mode in which all the screen data to be transferred are transformed into the file form and then these screen data are transferred in batch.例文帳に追加

その転送を、メモリファイル形式への変換を１画面データ毎に行ってその都度転送する平行処理モード、または転送すべき全画面データのファイル形式変換を終えてから、これらの画面データを一括して転送する連続処理モードのいずれか一方で行う。 - 特許庁

The DTC makes one DMA part 800 perform the restoring operation of necessary data transfer information and data from the memory #3(115) to the memory for performing data transfer based on an instruction from an IOC, and makes the other DMA part 800 which is not being processing preferentially save the data transfer information or data stored in the memory to the memory #3(115) in parallel.例文帳に追加

ＤＴＣは、ＩＯＣからの指示に基づき、一方のＤＭＡ部８００で、そのメモリに、必要なデータ転送情報とデータをメモリ＃３（１１５）から回復してデータ転送を行わせ、並行して、処理中でない他方のＤＭＡ部８００で、そのメモリに記憶されているデータ転送情報やデータを、先行してメモリ＃３（１１５）へ退避させる。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

With the DSP module 15 for the speed processing, from the DSP input memory 13 in which the received data in the sweep direction are stored in the order of addresses, the data can be serially read in the order of addresses for processing, so the time from the sampling of the data to the start of processing can be reduced.例文帳に追加

速度系処理を行うＤＳＰモジュール１５は、スイープ方向の受信データがアドレス順に格納されているＤＳＰ入力メモリ１３からこのアドレス順に連続的に読み出して処理を行うことが可能となるので、データ取込から処理開始までの時間を短縮することができる。 - 特許庁

When the display mode of the second display part 21 turns to a memory display mode as a result of an instruction by an application or the display mode determination processing by the control part 100, the control part 100 stores the display information in a memory within pixels of the second display part 21 and switches the second display part 21 to memory display from the memory within pixels.例文帳に追加

また、アプリケーションの指示、または、制御部１００の表示モード判定処理により、第２表示部２１の表示モードがメモリ表示モードになった場合、制御部１００は、第２表示部２１の画素内のメモリに表示情報を保存し、第２表示部２１を画素内のメモリからのメモリ表示に切り替える。 - 特許庁

The inspection program 31 for the automatic vending machine is stored on a removable memory card 30; when the automatic vending machine is inspected, the memory card 30 is loaded in a memory card interface 14 of the controller 10 and the processing of a CPU 11 is shifted to the inspection program 31 recorded on the memory card 30.例文帳に追加

着脱自在なメモリカード３０に自動販売機の検査用プログラム３１を記憶させ、自動販売機の検査を行う際には該メモリカード３０を制御装置１０のメモリカードインタフェイス１４に装着し、ＣＰＵ１１の処理を該メモリカード３０に記録されている検査用プログラム３１に移行させる。 - 特許庁

This integrated circuit is provided with the plurality of blocks including the input block, the output block, and the signal processing block; and a front side memory for writing and a back side memory for reading as a plurality of communication memories corresponding to a plurality of transmission paths among the blocks, wherein the front side memory and the back side memory are switched in each sampling cycle.例文帳に追加

入力ブロック、出力ブロック、信号処理ブロックを含む複数のブロックと、ブロック間の複数の伝送経路に対応した複数の通信メモリで書き込み用の表側メモリと読み出し用の裏側メモリとを有し、サンプリング周期毎に表側メモリと裏側メモリとが入れ替わるものとを含むようにする。 - 特許庁

In abnormal pixel compensation processing at the time of document read, data in the second line memory 8 is successively read out synchronously with input of image data (7) and only image data of pixels judged to be abnormal is compensated in an abnormal pixel compensation processing part 6 in the same manner as shading correction.例文帳に追加

なお、原稿読み取り時の異常画素補正処理は、シェーディング補正同様、第２ラインメモリ８のデータを画像データの入力に同期させて順次読み出し（▲７▼）、異常と判定された画素の画像データのみ異常画素補正処理部６において補正する。 - 特許庁

This data accumulation device is adapted so that an MPU 5 executes, according to a data accumulation program 13 stored in a memory part 14, data accumulation processing in reference to a data accumulation processing parameter described in a data expansion definition table 17 stored in a data storage part 6.例文帳に追加

ＭＰＵ５が、記憶部１４内に記憶されているデータ蓄積プログラム１３に従って、データ記憶部６内に記憶されているデータ展開定義テーブル１７内に記述されたデータ蓄積処理用のパラメータを参照してデータ蓄積処理を実行する。 - 特許庁

After tentatively storing the image data in a frame memory 142, by inputting them in a linear image processing part 54 in the state of rotating them by 90°, the respective processings are performed in a sub-scanning direction, and the image data are outputted after performing the other image processing.例文帳に追加

この画像データをフレームメモリ１４２に一旦記憶した後、９０°回転させた状態で１次元画像処理部５４に入力することにより、副走査方向に上記各処理を行い、その他の画像処理を行った後に画像データを出力する。 - 特許庁

To solve the problem that conventionally the complexity in control processing and prolongation of performance processing time result, since circuit scale is expanded for the purpose of holding all idle addresses on a buffer memory in an internal table and it is necessary to extract all the idle addresses, while tracking address link information in the case of deleting an arbitrary queue in the conventional linked list system memory control circuit.例文帳に追加

従来のリンクトリスト方式メモリ制御回路では、バッファメモリ上の全ての空きアドレスを内部テーブルに保持するために回路規模の増大をもたらし、また任意のキューを削除する場合にアドレスリンク情報をたどりながら全ての空きアドレスを抽出する必要があり、制御処理の複雑化と実行処理時間の増大をもたらす。 - 特許庁

A system data file previously prepared by a maker, etc., so that the system data file customized by a user using the image processing device cannot be re-written and a customized data file whose image processing parameter is customized by the user are stored separately in a system data file memory region 50 and in a customized data file memory region 52 respectively, and synthesized to be used in the image processing.例文帳に追加

画像処理装置を使用するユーザ等の使用者がカスタマイズしたシステムデータファイルを書き換えられないようにするために、予めメーカー等により準備されるシステムデータファイルと、使用者が画像処理パラメータをカスタマイズしたカスタマイズデータファイルとを別々にシステムデータファイル記憶領域５０とカスタマイズデータファイル記憶領域５２に記憶し、画像処理の際に合成して使用する。 - 特許庁

In a receiver 12, on the basis of this time information and the setting value of transmission delay time from the storage start of data stream in the memory 11a for transmission to the start of decoding processing by means of a decoding processing means 12b to the data stream stored in a memory 12a for receiving, timing to start decoding processing is controlled by a read control means 12d.例文帳に追加

受信装置１２では、読み出し制御手段１２ｄによって、この時間情報と、送信用メモリ１１ａにおけるデータストリームの蓄積開始時から、受信用メモリ１２ａに蓄積されたデータストリームに対する復号処理手段１２ｂによる復号処理の開始時までの伝送遅延時間の設定値とに基づいて、復号処理を開始するタイミングが制御される。 - 特許庁

The decoded frame picture (decoded image) is stored in a frame memory 141 after applying filter processing to eliminate block distortion by the in-loop filter 140 when switches 131, 132 are closed under the control of a filter processing control section 160 or stored in the frame memory 141 without being subjected to the filter processing when the switches 131, 132 are turned off.例文帳に追加

この復号化されたフレーム画像（復号画像）は、フィルタ処理制御部１６０の制御によりスイッチ１３１，１３２がＯＮされている場合にはループ内フィルタ１４０によってブロック歪みを除去するフィルタ処理が施された後、フレームメモリ１４１に格納され、スイッチ１３１，１３２がＯＦＦされている場合にはフィルタ処理が施されることなくフレームメモリ１４１に格納される。 - 特許庁

A system microcomputer 8 and a memory controller 9 reads memory contents stored in the memory circuit 6, performs a process for determining an appropriate frequency dividing ratio N by arithmetic processing, and controls a delay amount of the delay circuit 11 and the frequency dividing ratio N of the PLL circuit 7.例文帳に追加

システムマイコン８およびメモリコントローラ９は、メモリ回路６に記憶されたメモリ内容を読み込み、演算処理により適切な分周比Ｎを求めるための処理を行い、遅延回路１１の遅延量およびＰＬＬ回路７の分周比Ｎを制御する。 - 特許庁

At the time of receiving instruction data including a command instructing a manufacture and/or issuance processing, an IC card 1 transfers nonvolatile memory data b stored in a program memory 18 to respectively corresponding areas 161, 162 and 163 of a data memory 16 and writes them.例文帳に追加

製造及び／または発行処理を指示するコマンドを含んだ命令データを受信すると、ＩＣカード１は、プログラムメモリ１８に記憶されている不揮発性メモリデータｂを、データメモリ１６の夫々対応する各領域１６１、１６２、１６３に対して転送し書込む。 - 特許庁

A sampling part 21 conducts intermittently by M pieces memory processing for sample values of a reference signal Sr and a measured signal Sx with respect to the first memory 24 and the second memory 26, in a prescribed period longer than a period, of a clock signal Cs, multiplied with a plurality of M times.例文帳に追加

標本化部２１は、第１のメモリ２４と第２のメモリ２６に対する基準信号Ｓｒと被測定信号Ｓｘのサンプル値の記憶処理を、クロック信号Ｃｓの周期の複数Ｍ倍より長い所定周期でＭ個ずつ間欠的に行う。 - 特許庁

The test bench 1 used in verification processing of a circuit 100 for executing an access operation to the memory according to access requests to the memory from a plurality of access requesting origins, includes a plurality of memory models 503 corresponding to the plurality of access requesting origins.例文帳に追加

複数のアクセス要求元からのメモリに対するアクセス要求に応じてメモリに対するアクセス動作を実行する回路１００の検証処理で用いられるテストベンチ１において、複数のアクセス要求元に対応した複数のメモリモデル５０３を備える。 - 特許庁

To evade rewrite concentration on a specified logical address range only and to evade the decline of an access speed due to the write-back processing of address management information in a semiconductor memory device for dividing a nonvolatile memory 115 for a main memory into logical address ranges and managing them.例文帳に追加

主記憶用不揮発性メモリ１１５を論理アドレス範囲に分割管理する半導体メモリ装置において、特定の論理アドレス範囲のみの書き換え集中を回避し、アドレス管理情報の書き戻し処理に起因するアクセス速度の低下を回避すること。 - 特許庁

Before data writing for one memory block in the plurality of memory blocks is completed, the control circuit starts the data writing for a memory block different from the one block and, thereby, includes a control logic 400 which permits parallel processing of the writing operation.例文帳に追加

上記制御回路は、上記複数のメモリブロックにおける一つのメモリブロックに対するデータ書込みが完了する前にそれとは別のメモリブロックに対するデータ書込みを開始することによって、書込み動作の並列処理を可能とする制御ロジック（４００）を含む。 - 特許庁

The gradation processing condition setting means 25 reads a gradation processing condition K0 in accordance with the photographing scene from a memory 24 on the basis of the scene information H and corrects a reference gradation processing condition B on the basis thereof to finally set a gradation processing condition K1.例文帳に追加

階調処理条件設定手段２５においては、シーン情報Ｈに基づいて、メモリ２４から撮影シーンに応じた階調処理条件Ｋ０を読み出し、これに基づいて基準階調処理条件Ｂを修正して最終的な階調処理条件Ｋ１を設定する。 - 特許庁

To provide a TBC(Time Base Correction) circuit that can carry out TBC processing through digital signal processing without using a PLL circuit, employ one line memory for the TBC processing and the time base magnification/reduction processing, and reduce distortion due to skew at high- speed in spite of less number of components.例文帳に追加

ＰＬＬ回路を用いずにデジタル信号処理によってＴＢＣ処理を行なえるとともに、ＴＢＣ処理と時間軸の拡大、縮小処理を併せて１つのラインメモリで実現し、少ない素子数でスキューによるゆがみの収束が早いＴＢＣ回路を実現することを課題とする。 - 特許庁

A single programmable signal processing means (for example, a DSP) is commonly used for both a sound recording waveform processing (for example, a sampling and resampling) and a reproducing waveform processing (for example, a processing in which waveform data are read from a waveform memory, an effect adding process is conducted and the data are outputted).例文帳に追加

１つのプログラマブル信号処理手段（例えばＤＳＰ）を、録音用波形処理（例えばサンプリングやリサンプリング）と再生用波形処理（例えば波形メモリから波形データを読み出してエフェクト付与などの処理を施して出力する処理）との両方に共用する。 - 特許庁

Whether to execute an arithmetic operation by a processing node designated for arithmetic processing among the processing nodes constituting the network is judged based on the storage state of the arithmetic results in the partial area of the memory allocated to the designated processing node and its preceding node connected.例文帳に追加

ネットワークを構成する処理ノードのうち、演算処理を実行するべく指定された処理ノードの演算を実行するか否かを、指定された処理ノードとその前段に接続された処理ノードに割り当てられたメモリの部分領域における演算結果の格納状態に基づいて判断する。 - 特許庁

To quicken the storage processing of image data in a memory by a digital camera or the like and an access operation, and to very much shorten a time required for various processing, and to accelerate the various processing of image data, such as defective pixel correction processing.例文帳に追加

そこで、本発明の課題は、上述したようなデジタルカメラ等における画像データのメモリへの格納処理、アクセス動作を高速化し、各種処理に要する時間を極力短縮し、欠陥画素補正処理等の画像データの各種処理の高速化を実現するものである。 - 特許庁

The semiconductor device includes a data control unit configured to selectively process the data for writing to a memory and configured to enable one processing function from a group of processing functions in response to a mode register command during the write operation, wherein the group of processing functions includes at least three processing functions.例文帳に追加

メモリにライト動作を行うために選択的にデータを処理し、ライト動作中にモードレジスタコマンドに応答して、プロセシング機能のグループのうち、１つのプロセシング機能をイネーブルするデータ制御部を備え、プロセシング機能のグループは、少なくとも３つのプロセシング機能を含む半導体装置である。 - 特許庁

To improve the throughput during and after synchronization while reducing the time required for synchronization without deterioration of processing efficiency of general processing in a duplex information processing system constituted by two information processing system with write-back cache memory.例文帳に追加

ライトバック方式のキャッシュメモリを備えた２台の情報処理システムによって構成される二重化情報処理システムにおいて、通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させる。 - 特許庁

The non-linear processing is performed by constituting a non- linear processing part 4 of table memory in which the data operated by non- linear processing for every input data are stored, and reading the non-linearly processed data corresponding to an address presented by the data inputted to the non-linear processing part 4.例文帳に追加

非線形処理部４を入力データ毎に予め非線形処理が施された非線形処理データが記憶されたテーブルメモリにより構成し、非線形処理部４に入力されたデータが示すアドレスに対応する非線形処理データを読み出すことで非線形処理を行う。 - 特許庁

In an initialization processing method for a gateway device, a startup routine including processing that performs zero-clearance of a memory area of a computer is executed, and then, zero clearance of a static variable in an application program is omitted or initial value substitution processing other than processing for performing zero clearance of the static variable of the application program is performed to start the application program.例文帳に追加

コンピュータのメモリ領域を０クリアする処理を含むスタートアップルーチンを実行し、ついで、アプリケーションプログラムにおけるスタティック変数の０クリア処理を省略、または、アプリケーションプログラムのスタティック変数を０クリアする処理以外の初期値代入処理を施して、アプリケーションプログラムを立ち上げる。 - 特許庁

This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加

シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁

When a channel is switched, in accordance with the information stored in the RAM 67 or the nonvolatile memory 68 or when a power source is turned on, in accordance with the information stored in the nonvolatile memory 68, the settings of the trimming processing on the sub screens can be maintained.例文帳に追加

チャンネルを切り換えた場合にはＲＡＭ６７、もしくは不揮発性メモリ６８に格納された該情報に従うことで、また、電源をオンにした場合には不揮発性メモリ６８に格納された該情報に従うことで、各サブ画面におけるトリミング処理の設定を維持することができる。 - 特許庁

To efficiently store in a memory image data about as many jobs as possible in accordance with changing storage capacity even when the memory storage capacity sequentially changes due to job generation/elimination in a device for processing a plurality of jobs in various orders.例文帳に追加

複数のジョブが様々な順序で処理される装置において、ジョブの発生及び消滅によりメモリの記憶容量が逐次変化する場合であっても、このような変化する記憶容量に合わせてできるだけ多くのジョブに関する画像データを効率的にメモリに格納できるようにする。 - 特許庁

When arranging a plurality of hierarchies of menu images in overlapped states and printing them out, a menu arrangement processing part 34 discriminates the size of paper stored in the paper size memory 26 and the selection position of the selected menu in the menu image of each hierarchy stored in the menu selection information memory 32.例文帳に追加

複数階層のメニューイメージをオーバラップ配置して印刷出力する際に、メニュー配置処理部３４は、用紙サイズメモリ２６に記憶された用紙のサイズと、メニュー選択情報メモリ３２に記憶された各階層のメニューイメージ上における選択項目の選択位置とを判別する。 - 特許庁

When access from a host computer 10 is performed during the back-up processing of data held in a magnetic disk 3, the newer data of the magnetic disk 3 or a cache memory 4 are transmitted in response to a request for reading data, and the data are temporarily held in the cache memory 4 in response to a request for writing data.例文帳に追加

磁気ディスク３に保持されているデータをバックアップ処理中に、ホスト計算機１０からアクセスがあった場合、読み出し要求に対しては、磁気ディスク３もしくはキャッシュメモリ４のうち新しいデータを送信し、書込み要求に対してはキャッシュメモリ４に一時保持する。 - 特許庁