「junction-type」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

On the surface 1A, an N-type semiconductor layer 2 and a P-type semiconductor layer 3 are sequentially grown epitaxially to form a P-N junction surface 5 which contributes to light emission.例文帳に追加

この表面１Ａ上に、Ｎ型半導体層２およびＰ型半導体層３を順にエピタキシャル成長させて、発光に寄与するＰＮ接合面５が形成されている。 - 特許庁

An N-type polycrystalline silicon region 103A and a P-type polycrystalline silicon region 103B are formed in a polycrystalline silicon film 103 as the gate electrode to be adjacent to each other with the PN junction boundary 105 interposed.例文帳に追加

ゲート電極となる多結晶シリコン膜１０３中に、ＰＮ接合境界１０５を挟んで隣接するようにＮ型多結晶シリコン領域１０３ＡとＰ型多結晶シリコン領域１０３Ｂとが形成されている。 - 特許庁

Thus, a p-n junction in the protective diode 1 is constituted of the side face of the p+ type diffusion region 16 and the n+ type diffusion region 4a.例文帳に追加

このため、保護ダイオード１におけるｐｎ接合は、上記ｐ＋型拡散領域１６の側面と、上記ｎ＋型拡散領域４ａとで構成される。 - 特許庁

Each p-n junction between an n-type sub-region and a p-type sub-region is reverse biased, thereby reducing or eliminating noise/crosstalk coupling between the transmitter region 101 and the receiver region 102.例文帳に追加

ｎ型サブ領域とｐ型サブ領域との間のｐｎ接合は逆バイアスされ、それにより、トランスミッタ領域１０１とレシーバ領域１０２との間の雑音およびクロストークの結合が低減または除去される。 - 特許庁

To provide technique for reducing forward resistance by making good use of a pn junction diode, with respect to a diode having a p-type semiconductor region formed on part of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

A p-type oxide semiconductor layer 16A is laminated and pn-junction is formed on the n-type oxide semiconductor layer 15 at the source and drain electrodes 17A and 17B side.例文帳に追加

ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。 - 特許庁

To improve a breakdown voltage at the pn junction of a semiconductor device consisting of a semiconductor substrate having a p-type semiconductor region and an n-type semiconductor region.例文帳に追加

ｐ型半導体領域、ｎ型半導体領域を有する半導体基板から成る半導体素子のｐｎ接合部における耐圧性の向上を可能にする。 - 特許庁

The semiconductor laser 1 comprises an n-type GaN substrate 2, a semiconductor laminate structure 3 that is formed on the n-type GaN substrate 2 and includes a p-n junction, and an electrode 8 formed on the semiconductor laminate structure 3.例文帳に追加

半導体レーザ１は、ｎ型ＧａＮ基板２と、ｎ型ＧａＮ基板２上に形成されｐｎ接合を含む半導体積層構造３と、半導体積層構造３上に形成された電極８とを有する。 - 特許庁

To provide an organic-inorganic hybrid junction type photoelectric transducer of high sensitivity, which has signal gain G and has a visible-ultraviolet optical wave band having superior response and low dark current property such as a p-i-n or Schottky type.例文帳に追加

信号利得Ｇを有しかつ、p-ｉ-nやショットキー型のような優れた応答性と低い暗電流性を備えた可視−紫外光波帯の高感度の有機−無機ハイブリッド接合型光電変換素子を提供する。 - 特許庁

The semiconductor device thus formed has a horizontal hole structure on the border of the p-type semiconductor region and n-type semiconductor region of the sidewall, thereby breakdown voltage is improved at the pn junction.例文帳に追加

この結果、形成される半導体素子は、側壁のうちｐ型半導体領域とｎ型半導体領域の境界部分に横穴構造を有することになり、ｐｎ接合部における耐圧性が向上する。 - 特許庁

Upper surface layouts of an n-type region 2 and a p-type region 3 constituting a super junction structure are varied in a cell region and an outer peripheral region.例文帳に追加

スーパージャンクション構造を構成するｎ型領域２およびｐ型領域３の上面レイアウトをセル領域と外周領域とで異ならせる。 - 特許庁

To provide a technique for reducing forward resistance by utilizing an included pn junction diode, with respect to a diode having a p-type semiconductor region formed on a portion of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

To monitor an operation temperature at a junction between a p-type semiconductor and a n-type semiconductor in an LED to determine whether the LED is sufficiently radiating the heat so as to prevent an optical output reduction rate from increasing.例文帳に追加

光出力低下率の上昇を防ぐため、ＬＥＤから十分な放熱が行われている否かを決定するためにＬＥＤ内のｐ型半導体とｎ形半導体とのジャンクションにおいて、動作温度をモニタリングする。 - 特許庁

As a result, when a drain voltage becomes high, the electric field is concentrated on a guard ring rather than a lower portion of the junction between the p-type deep layer 10 and the p-type resurf layer 15.例文帳に追加

これにより、ドレイン電圧が高電圧となった時の電界集中部分がｐ型ディープ層１０とｐ型リサーフ層１５の接合部分の下部ではなくガードリング部となる。 - 特許庁

A pn junction is formed by forming an n-type diffusion layer 3 on the light receiving surface side of a p-type polysilicon substrate 2, and an antireflection film 4 and a light receiving surface silver electrode 10 are formed, respectively, on the light receiving surface.例文帳に追加

ｐ型多結晶シリコン基板２の受光面側にｎ型拡散層３を形成することによりｐｎ接合を形成し、受光面には反射防止膜４および受光面銀電極１０をそれぞれ形成する。 - 特許庁

This causes an equipotential-line distribution to be nearly horizontal to a substrate plane at a junction between the p-type deep layer 10 and the p-type resurf layer 15, thus enabling an electric field to match a direction substantially vertical to the substrate plane, or the azimuth direction of a [0001] plane.例文帳に追加

これにより、ｐ型ディープ層１０とｐ型リサーフ層１５の接合部分において、等電位線分布は基板平面にほぼ水平となり、電界がほぼ基板垂直方向、つまり［０００１］面の方位に掛かるようにできる。 - 特許庁

To provide a semiconductor, a p-type semiconductor, a semiconductor bonding element, a pn-junction element, and a photoelectric converter capable of correctly controlling at least one of a forbidden band width and a conductivity type according to the application purpose and capable of being put into practical use.例文帳に追加

禁制帯幅および導電型のうちの少なくとも一つを応用目的に応じて正確に制御できて、実用に足る、半導体、ｐ型半導体、半導体接合素子、ｐｎ接合素子、および光電変換装置を提供すること。 - 特許庁

To provide a junction structure for vibration resistance, in which the stable joined states of each constructing member can be maintained by preventing the cracking, etc., of peripheral concrete with the elongation of a female type fitting section and an anchor member for the female type fitting section even when stress is applied by vibrations.例文帳に追加

振動で応力が加わっても、雌型嵌合部およびそのアンカー部材の伸びに伴う周囲コンクリートのひび割れ等を防いで、各構築部材の安定した接合状態を維持できる耐振用接合構造の提供。 - 特許庁

Then, the electrical insulating properties of the semiconductor laser element 16 and the heat sink are ensured by a depletion layer generated in the P-N junction section of the P-type Si substrate 12a and N-type impurity region 12b of the sub-mount 12.例文帳に追加

ここで、サブマウント１２のＰ型Ｓｉ基板１２ａとＮ型不純物領域１２ｂとのＰＮ接合部に生じる空乏層により、半導体レーザ素子１６とヒートシンクとの電気的な絶縁性が確保されている。 - 特許庁

A user inputs a character or pattern number, a separation form type, and a junction shape type after designating a node as an object while seeing display on the tree structure display part 11.例文帳に追加

利用者は、この木構造表示部１１の表示を見ながら対象のノードを指定したうえで文字図形番号、分離形式種別、接合形状種別を入力する。 - 特許庁

Since a p-type film or an n-type film is formed in the gaps at the time of fitting, a more rigid and electrically stable repetitive pn junction is formed.例文帳に追加

これにより、嵌合時の間隙にｐ形膜或いはｎ形膜が成膜され、より強固な又電気的に安定した繰り返しｐｎ接合が形成される。 - 特許庁

In addition, respective concentrations of type p impurity and type n impurity are set to 5×10^17/cm^3 or less at the area near the junction region of the base region and the emitter region.例文帳に追加

そして、ベース領域とエミッタ領域との接合領域近傍において、ｐ型不純物とｎ型不純物のそれぞれの濃度を５×１０^１７／ｃｍ^３以下にする。 - 特許庁

Consequently, portions where voltage dependency of the width of a depletion layer are high and low, respectively, can be provided at the pn junction of the constant voltage diode formed of the p^++-type semiconductor region 3 and the n-type semiconductor region 2.例文帳に追加

これにより、ｐ^＋＋型半導体領域３とｎ型半導体領域２とで形成される定電圧ダイオードのｐｎ接合部に空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることができる。 - 特許庁

As a result, a part shown by an arrow A, that is, a junction between a base zone (p type zone 15a) and a collector zone (n+ type impurity zone 26a) is prevented from being subjected to a dielectric breakdown.例文帳に追加

このため、矢印Ａで示す部分で、ベース領域（ｐ型領域１５ａ）とコレクタ領域（ｎ^+型不純物領域２６ａ）との接合部が絶縁破壊するのを防ぐことが可能となる。 - 特許庁

Thus, in a junction FET where a p-type polycrystalline Si with which the trench is filled is made a gate region, at least the side wall of the channel region makes contact with the p-type polycrystalline Si gate region without intervening an oxide film therebetween.例文帳に追加

こうして、前記トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、少なくとも前記チャネル領域の側壁部分がｐ型多結晶Ｓｉゲート領域と酸化膜を介さずに接する。 - 特許庁

This element has a structure, where a stacked matter S which contains a p-n junction structure and is constituted of a GaN crystal layer is formed on a crystal substrate 1 and a p-type side electrode Q1 and an n-type side electrode Q2 are formed on the stacked matter.例文帳に追加

結晶基板１上に、ｐｎ接合構造を含みＧａＮ系結晶層からなる積層体Ｓを形成し、これにｐ型側電極Ｑ１、ｎ型側電極Ｑ２を形成した構造を有する受光素子。 - 特許庁

This manufacturing method of polycrystalline or microstalline TFTs is achieved by doping a certain part of a channel n-type and a certain part of a channel p-type, whereby a p-n junction is formed within a channel.例文帳に追加

これは、ｎ型のある部分およびｐ型のある部分をドーピングすることにより達成され、それによりｐ-ｎ接合をチャネル内に形成する。 - 特許庁

When the organic field effect transistor is turned OFF, a reverse bias is applied to a pn junction interface between the n-type organic semiconductor film 3_1n and the p-type organic semiconductor film 3_2p to widen a depletion layer, so that a leakage current can be more reduced than usual.例文帳に追加

オフ時にはｐ形有機半導体膜３_２ｐとｎ形有機半導体膜３_１ｎとのｐｎ接合界面に逆バイアスがかかって空乏層が広くなるので、従来に比べて漏れ電流を低減できる。 - 特許庁

Here, an insulating protection film 40 is inserted between the large-area portion 130p and n-type layer 11 to reduce the area of a junction portion between the large-area portion 130p and n-type layer 11.例文帳に追加

そこで、大面積部１３０ｐとｎ型層１１との間に、絶縁性保護膜４０を挿入して、大面積部１３０ｐとｎ型層１１との接合部の面積を減らす。 - 特許庁

The n-type low refractive index layer 21, the light absorption layer 22 and the p-type high refractive index layer 23 adjoining each other constitute a PIN junction, i.e. an optical detection mechanism (photodetector 24).例文帳に追加

互いに隣り合うｎ型低屈折率層２１、光吸収層２２およびｐ型高屈折率層２３がＰＩＮ接合、すなわち光検出機構（光検出器２４）を構成する。 - 特許庁

To provide a method for manufacturing a semiconductor device that can form the diffusion layer of N-type and P-type MOS transistors using a shallow junction so that resistance becomes low without increasing the number of processes.例文帳に追加

Ｎ型ＭＯＳトランジスタ及びＰ型ＭＯＳトランジスタの拡散層を工程数を増加させることなく浅い接合で抵抗を低く形成することができる半導体装置の製造方法を提供する。 - 特許庁

To eliminate the variation of the state of a PN junction caused by the positioning deviation of an implantation mask when forming an N-type region and a P-type region adjacent to each other in the semiconductor layer of an SOI substrate by an ion implantation method.例文帳に追加

ＳＯＩ基板の半導体層に互いに隣接するＮ型領域及びＰ型領域をイオン注入法によって形成する際に、注入マスクの位置合わせずれに起因するＰＮ接合の状態の変動をなくす。 - 特許庁

The other kinds of wells 12 and 20 are mutually identical in the conductivity type and different in impurity concentration or junction depth, thereby being different in the type, being separated mutually electrically by one kind of well 5, as well as, being formed at the same surface level.例文帳に追加

他のウエル１２，２０は、互いに導電型が同じで、不純物濃度又は接合深さが異なることによって種類が異なり、１種類のウエル５によって互いに電気的に分離され、かつ同一表面高さに形成されている。 - 特許庁

A power transistor device includes a substrate of a first conductivity type, the substrate forming a PN junction with an overlying buffer layer of a second conductivity type.例文帳に追加

パワートランジスタデバイスは、第１の導電型の基板を含み、当該基板は、上に重なっている第２の導電型のバッファ層とのＰＮ接合を形成する。 - 特許庁

To provide a thermoelectric conversion element capable of reducing contact resistance following junction between a p-type thermoelectric conversion material and an n-type thermoelectric conversion material, and to provide a thermoelectric conversion module and a method of manufacturing the thermoelectric conversion element.例文帳に追加

ｐ型熱電変換材料とｎ型熱電変換材料との接合に伴う接触抵抗を低減できる熱電変換素子、熱電変換モジュール、および熱電変換素子の製造方法を提供する。 - 特許庁

Accordingly, a capacitance value of the pn junction area may become lower than that of the convention method in which the n-type impurity diffusing layer is provided in direct on the surface of the p-type semiconductor substrate.例文帳に追加

したがって、Ｎ型不純物拡散層をＰ型半導体基板の表面に直接設けていた従来に比べ、ＰＮ接合部の容量値が小さくなる。 - 特許庁

A light emitting semiconductor layer 3 having a light emitting junction 33 formed in a boundary between a first conductivity type clad 31 and a second conductivity type clad 32 arranged at lower and upper sites is formed on the layer 2.例文帳に追加

第１コンタクト層２上には、第１導電型クラッド３１と第２導電型クラッド３２が夫々下位と上位に配されてそれらの境界に発光接合部３３が形成された発光半導体層３が積層されている。 - 特許庁

Then, by the structure, the upper end face α of a depletion layer including a pn junction interface does not reach the interface of the first non p-type layer 104 and a second non p-type layer 105 near respective electrodes S and D for conduction.例文帳に追加

そして、これらの構造によって、ｐｎ接合界面を内包する空乏層の上端面αは、各導通用電極Ｓ，Ｄの近傍においては第１非ｐ型層１０４と第２非ｐ型層１０５との界面に到達していない。 - 特許庁

The visible-ray transmitting structure is formed of a transparent substrate and a pn-junction layer comprising p-type and n-type semiconductors provided on the substrate, and has a power generating function utilizing blue to ultraviolet rays.例文帳に追加

透明基板と、基板上に設けられたｐ型半導体及びｎ型半導体のｐｎ接合層とからなる青〜紫外光発電機能を有する可視光透過構造体。 - 特許庁

Thus, junction capacity C of the electric charge detection part 7 is sharply reduced by depleting the P-type well 3 sandwiched between the electric charge detection part 7 and the N-type substrate 2.例文帳に追加

このように、電荷検出部７とＮ型基板２に挟まれたＰ型ウエル３を空乏化することにより、電荷検出部７のジャンクション容量Ｃを大幅に下げることが可能となる。 - 特許庁

At the substrate 51, the cap-type heat sink 55, and a junction, a first magnetic material 52 formed on the substrate and a second magnetic material 54 formed on the cap-type heat sink are disposed in opposition to each other.例文帳に追加

基板５１とキャップ型放熱板５５と接合部において、基板に形成された第１磁性体５２と、キャップ型放熱板上に形成された第２磁性体５４とが対向するように配置されている。 - 特許庁

A semi-insulative region 6c is formed at a region directly below or almost immediately below a contact 7c in a pn junction surface 20 between a first conductivity type region 5 and a second conductivity type region 8.例文帳に追加

第一導電型領域５と第二導電型領域８とのｐｎ接合面２０内の、コンタクト部７ｃの直下領域又は概ね直下領域に半絶縁性領域６ｃを備える。 - 特許庁

The p-electrode 6 is formed of such a material that cannot form ohmic junction between the p-type layer 4 and itself, so that a current does not flow from the p-electrode 6 to a part with which the p-electrode 6 of the p-type layer 4 is in direct contact.例文帳に追加

ｐ電極６は、ｐ型層４との間にオーミック接合が得られない材料で形成されており、ｐ型層４のｐ電極６が直接に接触している部分には、ｐ電極６から電流が流れない。 - 特許庁

Thereby, the junction surface area in the bonding interface of the p^+ type bonding layer 4a and the n^+ type bonding layer 4b can be increased as compared with a flat structure like a conventional one, and carriers are made easy to pass therethrough by that amount.例文帳に追加

これにより、ｐ^+型接合層４ａとｎ^+型接合層４ｂとの接合界面での接合面積を従来のような平坦構造と比較して増大させることが可能となり、その分キャリアを通過させ易くなる。 - 特許庁

A control electrode 12d is an electrode for applying to the p^--epitaxial layer 3 such a voltage that the p^--epitaxial layer 3 and the n-type epitaxial layer 4 are brought into a mutually inverse bias in the case of the OFF-operation of the lateral junction type field effect transistor.例文帳に追加

制御電極１２ｄは、オフ動作時においてｐ^-エピタキシャル層３とｎ型エピタキシャル層４とが逆バイアス状態となるような電圧をｐ^-エピタキシャル層３に印加するためのものである。 - 特許庁