「junction-type」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The junction type heat sink 1 is configured by joining together these two heat sinks 2, 3 acting as a pair of mirror bodies which are in mirror symmetrical relation.例文帳に追加

また、鏡面対称関係にある一対の鏡面体となる２つのヒートシンク２、３を接合してなる接合型ヒートシンク１である。 - 特許庁

To provide a block fitting type electrical junction box for preventing block wobbling due to a gap in locking parts between a frame and a block and detecting incomplete fitting of the block.例文帳に追加

フレームとブロックとのロック部相互の隙間に起因するブロックのガタを防ぎ、しかもブロックの不完全嵌合を検知する。 - 特許庁

To provide a heat sink and a junction type heat sink exhibiting an excellent heat radiating property and promoting weight reduction.例文帳に追加

優れた放熱性を示すことができ、かつ軽量化を図ることができるヒートシンク及び接合型ヒートシンクを提供すること。 - 特許庁

To provide a manufacturing method of a back junction type solar cell which reduces the manufacturing cost in the photolithographic process.例文帳に追加

フォトリソグラフィ工程の製造コストを低減する裏面接合型太陽電池の製造方法を提供する。 - 特許庁

The carrier concentration near the pn junction of the low carrier concentration p type InP layer 26 is equal to or less than 5×10^17 cm^-3.例文帳に追加

低キャリア濃度ｐ型ＩｎＰ層２６のｐｎ接合近辺のキャリア濃度は５×１０^１７ｃｍ^−３以下である。 - 特許庁

To eliminate effect of a junction leak of a first conductivity-type semiconductor region included in a write transistor.例文帳に追加

書き込みトランジスタが備える第１導電型半導体領域の接合リークの影響を排除する。 - 特許庁

To provide a ferromagnetic tunnel junction type magnetic head which makes it possible to obtain a high MR(magneto-resistive) change rate with good reproducibility.例文帳に追加

高いＭＲ変化率を、再現性よく得ることができる強磁性トンネル接合型磁気ヘッドを提供する。 - 特許庁

To provide a toggle type magnetic tunnel junction configured to be capable of precisely controlling the magnetic anisotropy axis of a ferromagnetic layer.例文帳に追加

強磁性層の磁気異方性軸の精密な制御が可能となる構造を有するトグル・タイプの磁気トンネル接合を提供すること。 - 特許庁

The first probe 26 is a tandem type probe for executing flaw detection of a first composition plane of a junction 18 on the test material 24.例文帳に追加

第１探触子２６は、被検査材２４における接合部１８の第１接合面を探傷するタンデム型の探触子である。 - 特許庁

Since the GaAs layer 106 is semi-insulating, even if the p-type diffused region 107 is made, pn junction is not made in the vicinity of the surface of the substrate.例文帳に追加

ＧａＡｓ層１０６が半絶縁性なので、ｐ型拡散領域１０７を形成しても、基板表面付近にはｐｎ接合が形成されない。 - 特許庁

To improve operation characteristics at high temperature by reducing the ON resistance of a junction type field-effect transistor (JFET) in high-temperature operation.例文帳に追加

、接合型電界効果トランジスタ（ＪＦＥＴ）の高温動作時のオン抵抗を低減して、高温時の動作特性を改善すること。 - 特許庁

A thickness of a junction portion is absorbed in the windows 4, 6, to be brought into the thin type and to make the thickness thin over the whole.例文帳に追加

接合部分の厚みが窓４，６の中で吸収され、薄型であってかつ全体の厚みが一定なものとなる。 - 特許庁

To provide a laminated type piezoelectric element capable of improving junction strength of an outer electrode to a columnar laminate, and an injection device.例文帳に追加

外部電極の柱状積層体への接合強度を向上できる積層型圧電素子及び噴射装置を提供する。 - 特許庁

This pressure-resistant analog switch circuit is provided with a high pressure-resistant junction type FET 71, resistances 72 and 73, a diode 74, and an NPN transistor 75.例文帳に追加

高耐圧接合型ＦＥＴ７１と、抵抗７２，７３と、ダイオード７４と、ＮＰＮトランジスタ７５とを備える。 - 特許庁

MAGNETIC TUNNEL JUNCTION ELEMENT AND METHOD OF FORMING THE SAME, MAGNETIC MEMORY STRUCTURE AND TUNNEL MAGNETORESISTANCE EFFECT TYPE REPRODUCING HEAD例文帳に追加

磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド - 特許庁

A step voltage of the SNS-type superconducting junction group 43 is generated between a ground 49 and the left side terminal of output terminals 60.例文帳に追加

接地４９と出力端子６０の左側端子間にＳＮＳ型超伝導接合群４３のステップ電圧が発生する。 - 特許庁

To improve mechanical strength of an anode electrode 6 against separation while maintaining current-voltage characteristics, in a dissimilar material junction-type diode.例文帳に追加

電流電圧特性を維持しつつ、アノード電極６の剥離に対する機械的強度を向上させる。 - 特許庁

A P-type diffusion region 44 is formed on a surface of the substrate 21, which is under each circuit element so that the region 44 will play the role of junction isolation.例文帳に追加

各回路素子の下部の基板２１表面にＰ型の拡散領域４４を形成し、接合分離の役割を果たす。 - 特許庁

The operation bias of the junction type FET is performed by a bias circuit 9 connected to the gate and the constant current source 11 connected to the source.例文帳に追加

さらに、接合型ＦＥＴの動作バイアスをゲートに接続したバイアス回路９とソースに接続した定電流源１１によって行う。 - 特許庁

Female-female-type junction terminals 17 are installed on the tab terminals 12a of bus bars 12 installed at edges of a bus bar wiring plate 13.例文帳に追加

バスバー配線板１３の辺縁部に設けたバスバー１２のタブ端子１２ａにメス−マス形の中継端子１７を取り付ける。 - 特許庁

To provide a technique capable of achieving both of improvement of a blocking voltage and reduction of an ON resistance, in a junction FET of a normally-off type.例文帳に追加

ノーマリオフ型の接合ＦＥＴにおいて、耐圧の向上とオン抵抗の低減とを両立することができる技術を提供する。 - 特許庁

In the outer peripheral part of the base layer 2, a p-type RESURF layer 5 of low concentration is formed and relieves an electric field in a p-n junction part.例文帳に追加

ｐ型ベース層２の外周部には、低濃度のｐ型リサーフ層５が形成され、ｐｎ接合部での電界緩和を行っている。 - 特許庁

To equally improve resolution by controlling microwave applied to an SNS-type superconducting junction array.例文帳に追加

ＳＮＳ型超伝導接合アレーに照射するマイクロ波を制御して等価的に分解能を向上させるようにすること。 - 特許庁

The projected guard ring area 17 forms a p-n junction 23 on the second area 13c of the barium nitride semiconductor layer 13 of a first conductivity type.例文帳に追加

凸状のガードリング領域１７は第１導電型窒化ガリウム系半導体層１３の第２のエリア１３ｃにｐｎ接合２３を成す。 - 特許庁

P-type diffusion regions 44 are formed on the surface of the substrate 21 below the respective circuit elements and serve as junction isolation.例文帳に追加

各回路素子の下部の基板２１表面にＰ型の拡散領域４４を形成し、接合分離の役割を果たす。 - 特許庁

To avoid the occurrence of an earth fault and a liquid junction and to save space, in a solid polymer electrolyte type fuel cell.例文帳に追加

固体高分子電解質型燃料電池において、地絡や液絡が起こることを回避するとともに、省スペース化を図る。 - 特許庁

To enlarge the area of pn junction interface by preventing the short circuit between an n-electrode and a p-type nitride semiconductor layer and reducing the area of occupation of the n-electrode, in a pn junction type nitride semiconductor element made on an insulating substrate.例文帳に追加

絶縁基板上に形成されたｐｎ接合型窒化物半導体素子において、ｎ電極とｐ型窒化物半導体層の短絡を防止すると共にｎ電極の占有面積を減少することにより、ｐｎ接合界面の面積を広げる。 - 特許庁

A pn junction formation of the n-type layer is diffused from the depth d1 to a depth d2 deeper than the depth d1, and forms a pn junction of a photodiode together with the p-type well in the depth d2.例文帳に追加

Ｎ型層のＰＮ接合形成部分は深さｄ１から当該深さｄ１よりも深いｄ２まで拡散されており、当該ＰＮ接合形成部分は深さｄ２においてＰ型ウェルとともにフォトダイオードのＰＮ接合を形成している。 - 特許庁

A junction electric field transistor according to this invention, when the a pn junction of a gate is formed in a selection regrowth, a low-concentration doped regrowth layer 13 doped at lower concentration than a p+ type high-concentration doped regrowth layer 14 is inserted directly under the p+ type high-concentration doped regrowth layer 14.例文帳に追加

本発明の接合電界トランジスタは、選択再成長によりゲートのｐｎ接合を形成する際、ｐ＋型高濃度ドーピング再成長層１４の直下に、ｐ＋型高濃度ドーピング再成長層１４よりも低濃度にドーピングされた低濃度ドーピング再成長層１３を挿入する。 - 特許庁

This LED uses a GaN nano rod 30 in which an n-type GaN nanorod 31, an InGaN quantum well 33, and a p-type GaN nano rod 35 are arranged continuously in the longitudinal direction, by inserting the InGaN quantum well 33 between the junction surfaces of the p-n junction GaN nanorods 31 and 35.例文帳に追加

ｐ-ｎ接合ＧａＮナノロッドのｐ-ｎ接合面にＩｎＧａＮ量子井戸(quantum well)を差し込んで、ｎ型ＧａＮナノロッド３１、ＩｎＧａＮ量子井戸３３、およびｐ型ＧａＮナノロッド３５がこの順に長手方向に連続してなるＧａＮナノロッド３０を用いる。 - 特許庁

When a reverse bias is applied to the pin structure by electrostatic discharge, the maximum electric field at the pin junction J1 becomes smaller that the maximum electric field at a pn junction consisting of the p-type clad region 15 and the n-type buried layer 33.例文帳に追加

静電放電により、このｐｉｎ構造に逆バイアスが印加されるとき、ｐｉｎ接合Ｊ１における最大電界は、ｐ型クラッド領域１５及びｎ型埋め込み層３３からなるｐｎ接合における最大電界より小さくなる。 - 特許庁

In this electrostatic breakdown protection circuit comprising an MOS type transistor and a PN junction, the drain of the MOS type transistor is connected to a protection object terminal; the gate thereof is connected to a first power terminal; and the source thereof is connected to the first power terminal by interposing the PN junction in the forward direction.例文帳に追加

ＭＯＳ型トランジスタとＰＮ接合からなる静電破壊保護回路において、ＭＯＳ型トランジスタのドレインを被保護端子に接続し、ゲートを第一の電源端子に接続するとともに、ソースをＰＮ接合を順方向に介して第一の電源端子に接続する。 - 特許庁

In the outer peripheral resistant part of the semiconductor device consisting of a super junction substrate 7, a zener diode 21 consisting of an N-type region 22 and a P-type region 23 in the direction from a cell part to the outer peripheral resistant part is provided on the surface of the super junction substrate 7.例文帳に追加

スーパージャンクション基板７で構成された半導体装置の外周耐圧部において、スーパージャンクション基板７の表面にセル部から外周耐圧部の方向にＮ型領域２２およびＰ型領域２３で構成されるツェナーダイオード２１を設ける。 - 特許庁

An N channel junction type FET (Field-Effect Transistor) 133 is disposed between a power supply input terminal 111 and a sensor output terminal 113, and a gate of the N channel junction type FET 133 is connected to the node between of a bias resistor R_5 and a second ground terminal 112.例文帳に追加

電源入力端子１１１とセンサ出力端子１１３との間にＮチャンネル接合形ＦＥＴ１３３が設けられ、バイアス抵抗Ｒ_５と第２接地端子１１２との接続点にＮチャンネル接合形ＦＥＴ１３３のゲートが接続される。 - 特許庁

Consequently, the occurrence of leak caused by BPD can be suppressed at a PN junction formed between an n-type drift layer 2 and the lower layer portion 3a of a p-type base region 3, i.e. a PN junction requiring a high voltage holding function.例文帳に追加

これにより、ｎ型ドリフト層２とｐ型ベース領域３の下層部３ａとの間に形成されるＰＮ接合部、つまり高電圧を保持する機能が要求されるＰＮ接合部において、ＢＰＤ起因のリークが発生することを抑制することが可能となる。 - 特許庁

In the method for fabricating a semiconductor device having a junction interface where first conductivity type SiGe and second conductivity type Si or SiGe touch each other, the junction interface is cleaned, at the part thereof exposed to the surface, with a solution containing hydrofluoric acid and then cleaned with a solution containing sulfuric acid.例文帳に追加

第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置の作製方法において、前記接合界面が表面に露出する部分を、弗化水素酸を含む溶液で洗浄し、その後、硫酸を含む溶液で洗浄する。 - 特許庁

The method for manufacturing the semiconductor junction layer comprises a step of coating semiconductor crystalline grain boundaries, which are exposed on the surface of a first conductive type semiconductor substrate and form the semiconductor substrate with a dopant diffusion barrier layer, and a step of forming the semiconductor junction layer of a second type dopant diffused on the surface of the semiconductor substrate.例文帳に追加

第１導電型半導体基板表面に露出した該半導体基板を構成する半導体の結晶粒界を、ドーパント拡散バリア層で被覆し、前記基板表面に第２導電型ドーパントを拡散させて接合層を形成することを特徴とする半導体接合層の製造方法。 - 特許庁

The imaging element includes, between a pair of electrodes, a photoelectric conversion film (a photosensitive layer) having a bulk hetero-junction structure layer as an intermediate layer, or a photoelectric conversion film having a structure comprising two or more repeated structures of pn junction layers respectively formed of p-type and n-type semiconductor layers.例文帳に追加

１対の電極間に、バルクヘテロ接合構造層を中間層とする光電変換膜（感光層）、又はｐ型半導体の層とｎ型半導体の層で形成されるｐｎ接合層の繰り返し構造の数を２以上有する構造を持つ光電変換膜を含有する撮像素子。 - 特許庁

In the semiconductor device having the junction interface where a first conductive type SiGe and a second conductive type Si or SiGe come in contact with each other, the surface concentration of a germanium oxide (GeO^2, GeO) in a portion where the junction interface is exposed outside is suppressed to 1.0×10^15 molecule/cm^2 or less.例文帳に追加

第１導電型のＳｉＧｅと第２導電型のＳｉ又はＳｉＧｅとが相互接触する接合界面を有する半導体装置において、前記接合界面が表面に露出する部分のゲルマニウム酸化物（ＧｅＯ２，ＧｅＯ）の表面濃度を１．０ｘ１０^１５ｍｏｌｅｃｕｌｅ／ｃｍ^２以下に抑える。 - 特許庁

The organic semiconductor part 5 comprises a p-type organic semiconductor material layer 7 and an n-type organic semiconductor material layer 6 having a pn-junction zone 12 in an approximate intermediate part 11 of the interelectrode region 10, and an organic light emitting material layer 8 arranged in the pn-junction zone 12.例文帳に追加

有機半導体部５は、電極間領域１０のほぼ中間部１１にＰＮ接合域１２を有するＰ型有機半導体材料層７およびＮ型有機半導体材料層６と、ＰＮ接合域１２に配置された有機発光材料層８とを備えている。 - 特許庁

This cassette type wire connection part housing cover 1 is a member fitted in a component attachment penetration part 17 instead of an electric component such as a cassette type relay or a fuse fittable in the component attachment penetration part 17 formed in a junction box body 11 of the electric junction box 10.例文帳に追加

カセット式の電線接続部収容カバー１は、電気接続箱１０の接続箱本体１１内に形成された部品取付貫通部１７に嵌め込み可能なカセット式のリレー、ヒューズ、等といった電気部品の代わりに、部品取付貫通部１７に嵌め込まれる部材である。 - 特許庁

To achieve a laminated type IEJ junction, without having to creating a mesa structure, since the deterioration of the film quality of an interlayer insulation film cannot be avoided due to the regulation of deposition temperature, in a process for utilizing the mesa structure when creating the lamination type IEJ junction regarding a high-temperature superconducting device.例文帳に追加

高温超電導体装置に関し、積層型ＩＥＪ接合を作成するに際し、メサ構造を利用するプロセスでは、堆積温度が規制されることに起因し、層間絶縁膜の膜質劣化を回避できないので、メサ構造を作成せずに積層型ＩＥＪ接合を実現することが基本になっている。 - 特許庁

The VCSEL device 10 has a tunnel junction 17 between an n-type lower DBR mirror 12 and an n-type upper DBR mirror 19, and the tunnel junction 17 has a quantum dot layer 32 of 2.5 mono layer thickness between a p^+-GaAs layer 31 and an n^+-InGaAs layer 33.例文帳に追加

ＶＣＳＥＬ素子１０は、ｎ型下部ＤＢＲミラー１２とｎ型上部ＤＢＲミラー１９との間にトンネル接合１７を有し、トンネル接合１７は、ｐ^+−ＧａＡｓ層３１とｎ^+−ＩｎＧａＡｓ層３３との間に２．５モノレーヤ厚みの量子ドット層３２を有する。 - 特許庁

The method is used to manufacture a semiconductor device that includes a PIN junction part with an I-type semiconductor layer formed on the main surface of a semiconductor substrate and is provided with a PIN junction side wall having a flat face where a part corresponding to the I-type semiconductor layer is vertical to the main surface thereof.例文帳に追加

半導体基板主面に形成されたＩ型半導体層を有するＰＩＮ接合部とを含んで、上記Ｉ型半導体層に対応した部分が上記主面に対して垂直方向に向かう平面的な面を持つＰＩＮ接合部側壁を有する半導体装置の製造方法である。 - 特許庁

After p-type impurities have diffused from one main surface of a pair of main surfaces of an n-type substrate 1 and a p-n junction is formed, mesa-type grooves 5 are formed in the n-type substrate 1 so as to expose the p-n junction in prescribed regions, and glass films 7 are applied to the mesa-type groove 5.例文帳に追加

一対の主表面を有するｎ型基板１の一方の主表面からｐ型の不純物を拡散してｐｎ接合を形成した後に、一方の主表面から所定の領域にｐｎ接合が露出するようにｎ型基板１にメサ型の溝５を設け、このメサ型の溝５にガラス被膜７を形成する。 - 特許庁