「layer capacitance」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

Parasitic capacitance formed between the reference level wiring 103 and a corresponding signal wiring 100 is added to variable capacitive elements of circuit elements 101 in parallel and a partial hollow layer 104 at least vertically below the corresponding signal wiring 100 is placed in a multi- layered board 102 in which the voltage controlled piezoelectric oscillator is configured.例文帳に追加

基準電位配線１０３との間に生じる寄生容量が、回路素子１０１中の可変容量素子に対して並列に付加される該当信号配線１００の垂直下が、少なくとも中空となった部分中空層１０４を電圧制御圧電発振器が構成されている多層基板１０２中に設ける。 - 特許庁

A static capacitance is formed between a first slide electrode 50 and a base member 10 by facing the first slide electrode 50 with the base member 10 with a paint layer 1004 inbetween in a state that the first slide electrode 50 electrically connected to a first chassis 22 is in slide contact with the base member 10.例文帳に追加

第１のシャーシ２２に電気的に接続された第１の摺動電極５０がベース部材１０に摺接した状態では、第１の摺動電極５０とベース部材１０が塗装層１００４を挟んで対面することにより、第１の摺動電極５０とベース部材１０の間に静電容量が形成される。 - 特許庁

Thus, if the source-drain distance is reduced, the source and drain electrodes 14b, 14a are distant from the gate electrode 12 by at least the thickness of the active layer 13, the gate- drain and gate-source fringe capacitances are reduced and the off-capacitance can be reduced.例文帳に追加

これにより、ソース・ドレイン間の距離を小さくした際でも、ゲート電極１２と、ソース電極１４ｂ及びドレイン電極１４ａとの間の距離を少なくとも活性層１３の厚さ分だけ離し、ゲート・ドレイン間及びゲート・ソース間におけるフリンジング容量を低減し、オフ容量を低減することができる。 - 特許庁

The manufacturing method comprises a step of etching an aluminum foil, a step of anodic-oxidating the surface of the aluminum foil to form a dielectric oxide film layer, and a step of compressing the aluminum foil with the formed dielectric oxide film layer in the thickness direction, thereby obtaining an electrode foil for electrolytic capacitors which is greatly improved about the capacitance, the leakage current characteristics and high frequency range characteristics.例文帳に追加

アルミニウム箔をエッチング処理する工程と、このアルミニウム箔の表面に陽極酸化により化成処理して誘電体酸化皮膜層を形成する工程と、上記誘電体酸化皮膜層が形成されたアルミニウム箔を厚み方向に圧縮する工程とからなる製造方法とすることにより、静電容量および漏れ電流、高周波領域の特性を大幅に向上させた電解コンデンサ用電極箔を得ることができるものである。 - 特許庁

To provide an insulated cylinder which can lower a voltage induced by an external semiconductive layer of the insulated cylinder by suppressing contact resistance at an interface between an insulating spacer and the insulated cylinder generated by grease applied to the insulating spacer in order to facilitate the movement of the insulated cylinder when the insulated cylinder is connected to the insulating spacer, and by increasing capacitance.例文帳に追加

絶縁スペーサと結合される際の絶縁筒の移動を容易にするために絶縁スペーサに塗布されるグリスによる絶縁スペーサと絶縁筒の界面における接触抵抗を抑制し、静電容量を大きくすることによって、絶縁筒の外部半導電層に誘起される電圧を小さくすることができる絶縁筒を提供する。 - 特許庁

A capacitance insulating film comprising a laminate film of hafnium oxide films 102, 103, 104 of first to third layers is formed on a lower electrode 101 of a capacitor, an oxygen ratio of the hafnium oxide films 102, 104 of the first and third layers to hafnium is greater than the oxygen ratio of the hafnium oxide film 103 of the second layer to hafnium.例文帳に追加

キャパシタの下部電極１０１上に、第１層〜第３層のハフニウム酸化膜１０２、１０３、１０４の積層膜で構成される容量絶縁膜が形成され、第１層、第３層のハフニウム酸化膜１０２、１０４のハフニウムに対する酸素比率は、第２層のハフニウム酸化膜１０３のハフニウムに対する酸素比率よりも大きい。 - 特許庁

To solve the problem of a semiconductor device constituted to include a plurality of wiring layers covering the highest wiring layer with a protection film that when a cavity is formed among wires to reduce wiring capacitance, junction interface is formed within the protection film at the upper part of the cavity, and the wiring is corroded with water invaded through the junction interface.例文帳に追加

複数の配線層を有し、最上の配線層を保護膜で覆って構成される半導体装置において、配線容量低減のために配線間に空洞を形成した場合、空洞上方の保護膜中に接合界面が形成され、その接合界面を通して浸入した水分によりはいせんが腐食する問題を解決する。 - 特許庁

In the process for fabricating a semiconductor device where the shape of skin surface is detected by detecting the capacitance of the skin surface and a conductive film through a silicon nitride and polyimide film of passivation film, a polyimide film having a thickness of 400-700 nm is formed on the uppermost layer of the semiconductor device at a temperature of 350-380°C.例文帳に追加

パシベーション膜である窒化シリコン及びポリイミド膜を介して皮膚表面と導電膜との容量を検出し、皮膚表面の形状を検出する半導体装置の製造方法において、その半導体装置の最上層に膜厚が４００ｎｍ以上７００ｎｍ以下のポリイミド膜を硬化温度を３５０℃以上３８０℃以下で形成する。 - 特許庁

To provide a wiring substrate suppressing occurrence of tensile stress and compressive stress of an insulating film layer formed on a substrate and reducing the stress even if it occurs, and suppressing wiring delay by reducing parasite capacitance generated between wiring lines, and also to provide an electrooptical apparatus and an electronic equipment using the same.例文帳に追加

基板上に形成した絶縁膜層の引張り応力および圧縮応力の発生を抑制し、仮に応力が発生してもそれを低減することのできる配線基板、且つ配線間に発生する寄生容量を低減し配線遅延を抑制する基板、それを用いた電気光学装置及び電子機器を提供することを課題とする。 - 特許庁

As the inductance component from the ground conductive layer 12 to the ground conductor of the exterior electric circuit can be neglected and an LC resonance caused by a capacitance component between the surface acoustic wave filter 17 and the package can be reduced, then attenuation quantity in a blocking area turned into a high frequency and a deterioration in an isolation between input/output lines 13 and 13 can be improved.例文帳に追加

接地導体層12から外部電気回路の接地導体までのインダクタンス成分を削除することができ、弾性表面波フィルタ素子17およびパッケージが持つキャパシタンス成分とのＬＣ共振を抑制することができるので、高周波化した阻止域における減衰量および入出力配線13・13間のアイソレーションの劣化を改善できる。 - 特許庁

The substrate for the liquid crystal display has a gate bus line 12 and a drain bus line 14 formed to cross each other via an insulating film on the substrate and a pixel electrode 16 disposed so as to cover at least one of the gate bus line 12 and the drain bus line 14 via a dielectric layer and forming a parasitic capacitance between the gate bus line 12 and the drain bus line 14.例文帳に追加

基板上に絶縁膜を介して互いに交差して形成されたゲートバスライン１２及びドレインバスライン１４と、誘電体層を介して、ゲートバスライン１２及びドレインバスライン１４の少なくとも一方を覆うように配置され、ゲートバスライン１２及びドレインバスライン１４との間に寄生容量を形成する画素電極１６とを有するように構成する。 - 特許庁

To send and receive a high frequency signal reducing a transmission loss by preventing the characteristic impedance of a transmission path of a passing through conductor that connects an electrode pad and a semiconductor device from varying from a predetermined value (50 Ω) due to the generation of unnecessary capacitance between an inner layer ground conductor and the electrode pad in an insulating substrate.例文帳に追加

絶縁基板内の内層接地導体と電極パッドとの間で不要なキャパシタンスが発生し、これが電極パッドと半導体素子とを接続する貫通導体等の伝送路の特性インピーダンスを所定値（５０Ω）から変化させるのを防ぎ、高周波信号を伝送損失を小さくして送受信し得るようにすること。 - 特許庁

This device is provided with the switching element Tr formed on a semiconductor substrate (or a semiconductor layer supported by a substrate) 2, and the sensing pad electrode SP connected to one impurity area 6b of it for inducing electric charges for an amount corresponding to a capacitance value between a detection object (finger) and the electrode or supplying them through the switching element Tr.例文帳に追加

半導体基板（または基板に支持された半導体層）２に形成されたスイッチング素子Ｔｒと、その一方の不純物領域６ｂに接続され、検出対象物（指）との間の静電容量値に応じた量の電荷が誘起、またはスイッチング素子Ｔｒを介して供給されるセンシングパッド電極ＳＰとを有する。 - 特許庁

Contacts 12 can be formed in the interlayer insulating film 10, to connect a diffusion layer 7 with bit lines 32 as intersecting voids 11 by forming a sidewall insulating film 14 on the inner wall of the contacts 12, a short circuit between bit lines 32 through contacts 12 can be eliminated, and parasitic capacitance between word lines can be reduced as well.例文帳に追加

コンタクト１２の内壁に側壁絶縁膜１４を形成することにより、ボイド１１と交差するようにして層間絶縁膜１０に拡散層７とビット線３２とを接続するためのコンタクト１２を形成することを可能とし、ビット線３２間のコンタクト１２を通じての短絡を無くすと共に、ワード線間の寄生容量を減じることができる。 - 特許庁

By providing a circular support conductor 31 at the outer periphery of the intermediate electrode 3 via a circular insulating layer 5 and supporting the circular support conductor 31 on the inner periphery of the grounded metallic tank 1 by a support conductor connecting member 31a, the capacitance between the intermediate electrode 3 and the grounded metallic tank 1 is reduced, thereby the voltage sharing ratio is reduced.例文帳に追加

そして、中間電極３の外周に環状絶縁層５を介して環状支持導体３１を設け、環状支持導体３１を支持導体接続部材３１ａにより接地金属タンク１の内面に支持することで、中間電極３と接地金属タンク１との間のキャパシタンスを低減して電圧分担比を低減する。 - 特許庁

To provide a touch screen panel for preventing the decrease in sensitivity by removing a mask step for forming a connection pattern for connecting a first sensing pattern or a second sensing pattern formed on the same layer to the first sensing pattern and the second sensing pattern and by decreasing the parasitic capacitance at the intersection, and provide its manufacturing method.例文帳に追加

同一のレイヤー上に形成される第１感知パターンおよび第２感知パターンに対して前記第１または第２感知パターンを連結する連結パターン形成のためのマスク工程を除去するとともに、交差部の寄生キャパシタンスを低めてセンシング感度の低下を防止するタッチスクリーンパネルおよびその製造方法を提供する。 - 特許庁

In the electrostatic capacitance detecting type fingerprint reading sensor, the passivation film is formed into by accumulating silicone oxynitride a thick film by a PECVD method, a discharge layer is formed on the upper face of the passivation film, and a concentrated part of the electric field distribution is formed on one or two sets of discharge layers aligned in an opposed state out of discharge layers surrounding the four sides of the sensor electrodes.例文帳に追加

上記パシベーション膜はシリコンオキシナイトライドをＰＥＣＶＤ法により堆積させて膜厚に形成すると共に、パシベーション膜の上面に上記放電層を設け、更にセンサ電極の四辺を囲む放電層のうち対向状に並ぶ１又は２組の放電層に電界分布の集中部を形成するようにした静電気容量検知型指紋読取りセンサ。 - 特許庁

A plurality of capacitor layers 11, including a plurality of storage electrodes 124, capacitance insulating films 120 covering the surfaces of the storage electrodes 124, and plate electrodes 118 formed among the storage electrodes 124, are stacked (11, 12, ..., 1n), and the plate electrodes and the corresponding storage electrodes in respective stacked capacitor layer are electrically connected to each other.例文帳に追加

複数の蓄積電極１２４と、前記蓄積電極１２４の表面を覆う容量絶縁膜１２０と、前記複数の蓄積電極１２４の間に設けられたプレート電極１１８とを含むキャパシタ層１１が複数積層され（１１，１２，・・・，１ｎ）、積層された各キャパシタ層のプレート電極及び対応する蓄積電極が互いに電気的に接続されている。 - 特許庁

To provide a capacitive input device, along with an input function-equipped electrooptical device, capable of preventing parasitism of large capacitance between an input position-detecting electrode and a shield electrode layer, even when providing the input position-detecting electrode and a shield electrode on the opposite side to an input operation face side of a substrate for the input device.例文帳に追加

入力装置用基板の入力操作面側とは反対側に入力位置検出用電極およびシールド電極を設けた場合でも、入力位置検出用電極とシールド電極層との間に大きな容量が寄生することを防止することができる静電容量型入力装置、および入力機能付き電気光学装置を提供すること。 - 特許庁

An upper electrode 313 of a capacitance element 321 formed on a semiconductor substrate 300 is electrically connected to an upper wiring 318 formed above through a first conductive film 315 of a connection structure 331, a first contact plug 306, a second impurity diffused layer 303, and a third contact plug 317, which are formed on the semiconductor substrate 300 similarly.例文帳に追加

半導体基板３００の上に形成された容量素子３２１の上部電極３１３が、同じく半導体基板３００の上に形成された接合構造体３３１の第１導電膜３１５、第１コンタクトプラグ３０６、第２不純物拡散層３０３及び第３コンタクトプラグ３１７を介して、上方に形成された上部配線３１８と電気的に接続している。 - 特許庁

A variable capacitance element includes a movable electrode 3a including: a substrate 10; a signal line 1 provided on the substrate 10; a fixed electrode 7 provided on the substrate 10; a movable part which straddles the signal line 1 to extend above the fixed electrode 7 and is movable to the fixed electrode 7; and a fixed part which is fixed to the fixed electrode 7 with a dielectric layer 9 in between.例文帳に追加

可変容量素子は、基板１０と、基板１０上に設けられる信号線路１と、基板１０上に設けられる固定電極７と、信号線路１を跨いで固定電極７の上方まで延び、前記固定電極７に対して可動である可動部と、固定電極７に誘電体層９を挟んで固定される固定部と、を含む可動電極３ａとを備える。 - 特許庁

To provide electronic parts such as a laminated ceramic capacitor capable of restraining particle growth of Ni particles at a baking process even in case each thickness of an inner electrode layer is made thin, and capable of effectively restraining degradation of capacitance by preventing the grain from becoming spherical and preventing the electrode from breakage, and to provide a manufacturing method of the same, and conductive particles as well as conductive paste used for the manufacturing method.例文帳に追加

特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのＮｉ粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品、その製造方法、その製造方法に用いられる導電性粒子および導電性ペーストを提供すること。 - 特許庁

In a manufacturing method of a capacitance type touch panel 7 with a transparent conductive layer 2 on at least one face of a transparent substrate 1, comprising a heating step in the manufacturing process, a laminate partially including a configuration that has a coat 12 containing polyamide-imide resin and with a thickness of 30-120 nm on the surface of a transparent plastic film 11 is used as the transparent substrate 1.例文帳に追加

製造工程に加熱工程を含んでなる、透明基板１の少なくとも片面に透明導電層２を有してなる静電容量式タッチパネル７の製造方法において、前記透明基板１として、透明プラスチックフィルム１１の表面に、ポリアミドイミド樹脂を含有する厚みが３０〜１２０ｎｍの被膜１２を有する構成を一部に含む積層体、を用いる。 - 特許庁

The electrode for the Faraday capacitance type capacitor includes: a composite electrode 3 containing a conductive high polymer, carbon nanotubes, and a binder that can be subjected to redox reaction; and a current collecting electrode 1 electrically joined to the composite electrode 3, wherein a current collecting layer 2 containing non-fibrous carbon is sandwiched between the composite electrode and the current collecting electrode.例文帳に追加

本発明のファラデー容量型キャパシタ用電極は、電気化学的レドックス反応が可能な導電性高分子とカーボンナノチューブとバインダーとを含有する複合電極３と、該複合電極３に電気的に接合された集電電極１とを備えており、複合電極と集電電極との間に非繊維状カーボンを含む集電層２が挟持されている。 - 特許庁

To provide electronic components such as a laminated ceramic capacitor capable of restraining particle growth of Ni particles at a baking process even in case each thickness of an inner electrode layer is made thin, and capable of effectively restraining degradation of capacitance by preventing the particles from becoming spherical and preventing the electrode from breakage, and to provide a manufacturing method thereof, and conductive particles as well as conductive paste used for the manufacturing method.例文帳に追加

特に内部電極層の各厚みが薄層化した場合でも、焼成段階でのＮｉ粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することができる積層セラミックコンデンサなどの電子部品、その製造方法、その製造方法に用いられる導電性粒子および導電性ペーストを提供する。 - 特許庁

Since the surface of the polarizable electrode layer 18 is rolled in multiple step at first through fourth roll press portions 150-180, a high volume capacitance can be attained and since a portion becoming a lead-out electrode is flattened by rolling, deformation or creasing does not take place and joint of the lead-out electrodes can be made rigid when the capacitor electrodes are laid in multilayer.例文帳に追加

分極性電極層１８の表面は、第１乃至第４のロールプレス部１５０乃至１８０によって多段に圧延されることから、高い体積容量を達成することができるのみならず、引き出し電極となる部分が圧延によって平坦化され、変形や皺もないので、キャパシタ用電極を多層化する場合に引き出し電極同士の接続を強固なものにすることができる。 - 特許庁

In the method of producing a porous resin sheet for a piezoelectric/pyroelectric element including a charging process where the inside of a bubble is charged by performing electron beam irradiation processing or corona discharge processing on a porous resin sheet, the charging process is performed in a state where a cover layer having a capacitance index X of 0.2 or higher is laminated on one or both surfaces of the porous resin sheet.例文帳に追加

多孔質樹脂シートに電子線照射処理又はコロナ放電処理を施すことにより気泡内部を帯電させる帯電処理工程を含む圧電・焦電素子用多孔質樹脂シートの製造方法であって、下記式にて表わされるキャパシタンス指標Ｘが０．２以上であるカバー層を多孔質樹脂シートの片面又は両面に積層した状態で前記帯電処理工程を行う。 - 特許庁

The area of a PN junction defined by the anode region 4 and the epitaxial layer 2 is increased in the depth direction along the inner wall of the trench in order to sustain the capacitance thus reducing the chip size.例文帳に追加

半導体基板１上に成長された同導電型のエピタキシャル層２上面に設けた多数個のトレンチ３と、前記エピタキシャル層２上面と前記トレンチ３の側面および底面に形成された逆導電型で低不純物濃度のアノード領域４とを備え、該アノード領域４と前記エピタキシャル層２で形成されるＰＮ接合領域の面積を前記トレンチ内壁に沿って深さ方向に増大させて容量値を維持してチップを小型化することを可能にした。 - 特許庁