「layer capacitance」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a touch panel device, which is provided with an electrostatic capacitance type touch sensor and a light emitting structure formed using light guide members, for preventing a gap (air layer) from being formed therebetween so as to perform an appropriate detection.例文帳に追加

静電容量方式のタッチセンサーと、導光部材による発光構造とを備えて成るタッチパネル装置において、タッチセンサーと導光部材との間の隙間（空気層）の発生を防止して適切な検出を行うこと。 - 特許庁

To provide a solid electrolytic capacitor with a high capacitance appearance ratio by easily and reliably forming a conductive polymer layer on a surface (including pore insides) of a porous electrode having a fine porous structure of Ta and Nb.例文帳に追加

ＴａやＮｂの微細な多孔質構造を有する多孔質電極の表面（細孔内部を含む）に導電性高分子層を簡単に且つ確実に形成して、高い容量出現率を有する固体電解コンデンサを提供する。 - 特許庁

To provide a raw-material coal composition to form an electric double-layer capacitor which simultaneously attain high level electrostatic capacitance and internal resistance by sufficiently increasing a specific area of an electrode material after the activation process.例文帳に追加

賦活処理後の電極材の比表面積を十分に増加せしめ、高水準の静電容量と内部抵抗とが同時に達成された電気二重層キャパシタを製造することが可能な原料炭組成物を提供すること。 - 特許庁

An electrostatic capacitance type sensor 10 configured by arranging combination electrodes Es (11, 12) opposed to each other through a distance like a matrix and arranging a dielectric layer 13 allowed to be elastically deformed between the combination electrodes Es (11, 12) is used.例文帳に追加

距離を隔てて対向して設けられた電極対Ｅｓ（１１，１２）をマトリックス状に配置し、電極対Ｅｓ（１１，１２）の間に弾性変形可能な誘電層１３を配置してなる静電容量型センサ１０を用いる。 - 特許庁

To provide a method of manufacturing a solid electrolytic capacitor with a high capacitance achievement rate and a superior high-frequency characteristic by forming a solid electrolytic layer made of a conductive polymer on a winding-type capacitor element relatively easily.例文帳に追加

巻回形のコンデンサ素子に導電性高分子の固体電解質層を比較的容易に形成させて容量達成率が高く、高周波特性に優れた固体電解コンデンサの製造方法を提供することを目的とする。 - 特許庁

A buffer material layer 24 is provided in the region between a counter substrate 19 and the pixel electrode 14 and in the region between the metal 23 electrically connected to the pixel electrode 14 and an auxiliary capacitance wiring 17 or the gate wiring 12.例文帳に追加

対向電極１９と画素電極１４との間の領域と、該画素電極１４に電気的に接続された金属２３と補助容量配線１７またはゲート配線１２との間の領域に、緩衝材料層２４を設ける。 - 特許庁

To provide the contact forming method of a semiconductor device and a semiconductor memory element manufactured thereby for minimizing a contact resistance and a parasite capacitance by minimizing damage produced on the exposed face of a lower layer brought into contact with a contact.例文帳に追加

コンタクトと接触する下部層の露出面に発生する損傷を最小化し、コンタクト抵抗と寄生キャパシタンスを最小化する半導体素子のコンタクト形成方法及びそれにより製造された半導体メモリ素子を提供する。 - 特許庁

In addition, when the InP layer 11 is interposed between the pad section 18-1 and the third electrode film 19, the interval between the section 18-1 and the film 19 is expanded, and the electrostatic capacitance between the section 18-1 and film 19 is further reduced.例文帳に追加

しかも，ｉ型ＩｎＰ層１１が介在することによって，パッド部１８−１と第３電極膜１９の間隔が拡がり，パッド部１８−１と第３電極膜１９との間の静電容量がより一層低減する。 - 特許庁

MOS-type capacitance element 20, having a comparatively large area has a polysilicon layer 23 formed on an N-type lightly-doped region (N-region) 21 via a capacitor insulation film 22 (e.g., oxide film) on a semiconductor substrate 11.例文帳に追加

比較的大きな面積のＭＯＳ型容素子２０は、半導体基板１１上のＮ型の低濃度不純物領域（Ｎ^-領域）２１にキャパシタ絶縁膜２２（例えば酸化膜）を介してポリシリコン層２３が形成されている。 - 特許庁

To provide a low cost electric double layer capacitor that periodically discharges an inside gas without electrolyte leakage or air entering from an outside and can maintain excellent capacitor properties such as a capacitance and an internal resistance for a long period of time.例文帳に追加

容器のガス抜きが定常的に行われ、電解液の持ち出しも外気の侵入もなく、静電容量や内部抵抗などキャパシタ性能を長く良好に維持しえる、電気二重層キャパシタの供給を廉価に実現する。 - 特許庁

To provide a glass ceramic wiring board with built-in capacitor capable of suppressing the counter diffusion of a dielectric layer and a glass ceramic laminate, of preventing the lowering of the capacitance of a capacitor formed within the glass ceramic wiring board, and of restraining its dispersion.例文帳に追加

誘電体層とガラスセラミック積層体との相互拡散を抑制し、ガラスセラミック配線基板内に形成したコンデンサの容量の低下を防ぎ、またそのバラツキを抑制するコンデンサ内蔵ガラスセラミック配線基板を提供すること。 - 特許庁

To provide a semiconductor device and method of manufacturing the same wherein an insulating layer for isolating elements from each other can be easily formed, interconnections can be protected against step disconnection, and furthermore interconnects can be reduced in parasitic capacitance.例文帳に追加

素子間を分離する絶縁層を容易に形成することができ、また配線の段切れを防止することができ、さらには配線部における寄生容量も低減できる、半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a solid electrolytic capacitor capable of enhancing the electrostatic capacitance and reducing a leakage current in the method of manufacturing the solid electrolytic capacitor having a dielectric layer of which the surface is processed with a solution of an organic solvent.例文帳に追加

有機溶剤の溶液で誘電体層の表面を処理する固体電解コンデンサの製造方法において、静電容量を高め、漏れ電流を小さくすることができる固体電解コンデンサの製造方法を提供する。 - 特許庁

To provide a manufacturing method for obtaining a solid electrolytic capacitor which has high capacitance appearance ratio and low ESR, even when a positive electrode having a dielectric layer containing diniobium pentaoxide on its surface is used.例文帳に追加

五酸化二ニオブを含有する誘電体層を表面に有する陽極体を用いた場合であっても、高い容量出現率と低いＥＳＲとを両立させた固体電解コンデンサを得ることができる製造方法を提供する。 - 特許庁

To provide a method of manufacturing a solid electrolytic capacitor having a high capacitance achievement rate with excellent high frequency property by forming relatively easily a conductive polymer solid electrolyte layer in a winding type capacitor element.例文帳に追加

巻回形のコンデンサ素子に導電性高分子の固体電解質層を比較的容易に形成させて容量達成率が高く、高周波特性に優れた固体電解コンデンサの製造方法を提供することを目的とする。 - 特許庁

At that time, a capacitance value of a capacity element constituted with the electrodes E11, E12 and the conductive layer beneath the elastically deforming body 20 opposing to the electrodes is measured by utilizing the electrode E22 to detect operation input.例文帳に追加

このとき、電極Ｅ１１，Ｅ１２と、これに対向する弾性変形体２０下面側の導電層とによって構成される容量素子の静電容量値を、電極Ｅ２２を利用して測定して操作入力を検出する。 - 特許庁

To reduce etching residue of a metal layer which constitutes the electrode of a capacitance element by eliminating depression caused by step coverage of etching in a process for fabricating a semiconductor integrated circuit device which performs thickness adjustment of an LOCOS film.例文帳に追加

ＬＯＣＯＳ膜の膜厚調整を行う半導体集積回路装置の製造方法において、エッチングの回り込みによる窪みの無い、その結果容量素子の電極を構成する金属層のエッチング残りの発生を少なくする。 - 特許庁

To fabricate a pseudo capacitor by utilizing the parasitic capacitance of a multilayer printed wiring board without sacrificing the utilization efficiency of a conductor layer in the multilayer printed wiring board as much as possible, and to suppress power supply noise by utilizing the pseudo capacitor.例文帳に追加

多層プリント配線板内の導体層の利用効率をできる限り犠牲にすることなく、多層プリント配線板の寄生キャパシタンスを利用して擬似コンデンサを構成し、その擬似コンデンサを利用して電源ノイズを抑制する。 - 特許庁

Thereby, the first multi-layer portion 10a having a higher dielectric constant is positioned between the coil L1 and the external electrodes 12, 14, then, the floating capacitance produced between the coil L1 and the external electrodes 12, 14 becomes larger.例文帳に追加

そのため、高い誘電率を有する第１の積層部１０ａがコイルＬ１と外部電極１２，１４との間に位置することとなるので、コイルＬ１と外部電極１２，１４との間で生じる浮遊容量が大きくなる。 - 特許庁

To provide a capacitor electrode which employs a polarized electrode allowing smooth ion migration at electric charging/discharging to be available for an electric double-layer capacitor having a large capacitance.例文帳に追加

この発明の目的は、充放電時のイオン移動がスム−ズな分極電極を使用することによって静電容量が大きい電気二重層キャパシタ−などに用いることができるキャパシタ−用電極を提供することである。 - 特許庁

Since a capacitance ratio X is not less than 0.1%, and a compensation time ratio Y is much more than 100%, an effect for lengthening a compensation time due to the parallel connection of the electrolytic capacitor 12 and the electric double layer capacitor bank 11 is increased.例文帳に追加

容量比Ｘが０．１％以上で、補償時間率Ｙが１００％よりかなり大になり、電解コンデンサ１２と電気二重層コンデンサバンク１１との並列接続による補償時間増大効果が大となる。 - 特許庁

To provide a manufacturing method for a semiconductor device, wherein drop in operation speed is suppressed (prevented), while improving reliability by preventing increase in the inter-wiring capacitance caused by an insulating coat layer such as PTEOS.例文帳に追加

ＰＴＥＯＳなどの絶縁被覆層に起因する配線間容量の増大を防止して動作速度の低下を抑制（防止）し、かつ信頼性を向上させることのできる半導体装置の製造方法を提供すること。 - 特許庁

To provide a semiconductor device and a liquid crystal display device which can be stabilized in a threshold voltage for a thin-film field effect transistor and improved in durability and reliability of capacitance of a conductive layer as a component formed of the same layer as a channel area of the thin- film field effect transistor.例文帳に追加

薄膜電界効果トランジスタのしきい値電圧を安定化させ、かつこの薄膜電界効果トランジスタのチャネル領域と同一レイヤによって構成される導電層を構成要素とする容量の耐久性および信頼性を向上させることが可能な半導体装置、液晶表示装置を提供する。 - 特許庁

To provide a solid electrolytic capacitor including a solid electrolyte layer remarkably excellent in adhesion with a dielectric oxide film, exhibiting excellent impedance characteristics and capacitance, hardly causing a delamination of a conductive polymer layer due to aging, and exhibiting a high durability under a heat-resistant environment, and to provide a method of manufacturing the solid electrolytic capacitor.例文帳に追加

誘電体酸化皮膜との密着性に著しく優れた固体電解質層を具備し、優れたインピーダンス特性、静電容量を示すと共に、経時による導電性高分子層の剥離等を生じず、耐熱環境下における高耐久性を示す固体電解コンデンサ及びその製造方法を提供すること。 - 特許庁

A fixed electrostatic capacity is surely induced between the other capacitor electrode layer 3 and the one capacitor electrode layer 2 to make the electrostatic capacitance of the built-in capacitor constant, and the wiring board equipped with the built-in capacitor can be easily reduced in size and thickness.例文帳に追加

他方の容量素子電極層３と一方の容量素子電極層２との間に確実に一定の静電容量を生じさせて内蔵容量素子の静電容量の値を常に一定に維持することができるとともに、容量素子内蔵配線基板の小型化・低背化を容易とすることができる。 - 特許庁

Organic SOG films 6 and 13 of specific permittivity 3.0 or below are used for insulating the adjacent wirings from each other in a second wiring layer M2 and a third wiring layer M3 which are set minimum in line width and laid out short in length resting on a layout rule, by which the adjacent wiring layers can be lessened in interlayer capacitance between them.例文帳に追加

レイアウトルールの最小線幅で加工され、短距離引き回し配線である第２層配線Ｍ_2 および第３層配線Ｍ_3 では、隣接配線間の絶縁に比誘電率が約３. ０以下の有機ＳＯＧ膜６，１３を用いることによって、隣接配線間の層間容量を小さくする。 - 特許庁

A columnar spacer 13 formed by stacking colored layers 33, 34, and 36 of the primary colors of red(R), green(G), and blue(B) on a light shield layer 32 of a color filter layer 18 is arranged and formed in the intersection area of scanning lines 26 and 27 to form auxiliary capacitance between the scanning line 26 and a pixel electrode 17.例文帳に追加

カラーフィルタ層１８の遮光層３２上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の着色層３３、３４、３６を積層してなる柱状スペーサ１３を走査線２６と信号線２７の交差領域に配置形成紙、走査線２６と画素電極１７間にて補助容量を形成可能とする。 - 特許庁

To improve characteristics of activated carbon obtained using a phenol resin, especially characteristics required as the activated carbon for an electric double layer capacitor, in particular, capacitance to thereby provide a large capacity electric double layer capacitor usable as a driving power source of an electronic instrument and further, usable as an auxiliary power source of an electric automobile.例文帳に追加

フェノール樹脂を用いた活性炭において、特に電気二重層キャパシタ用の活性炭として特性向上、特に静電容量の向上させ、これによって、電子機器の駆動用電源さらには電気自動車の補助電源として使用可能な大容量の電気二重層キャパシタを提供すること。 - 特許庁

The potential of an epitaxial layer 2A below a bonding pad 5 to which a resonance circuit for VCO is connected is fixed at a predetermined potential (Vcc) through a resistance 6 from a conventional floating state and then change in the potential of the epitaxial layer 2A is made fast to speedily stabilize a parasitic capacitance value, so that a drift at power-ON time is improved.例文帳に追加

ＶＣＯ用共振回路が接続されるボンディングパッド５下のエピタキシャル層２Ａの電位を、従来のフローティング状態から抵抗６を介して所定（Ｖｃｃ）電位に固定することで、エピタキシャル層２Ａの電位変化を速くして、寄生容量値が速やかに安定することから、電源ＯＮ時のドリフトが改善する。 - 特許庁

The variable capacitance device includes a fixed electrode 12, a dielectric layer 13 formed on the fixed electrode, a capacitor electrode 14 formed on the dielectric layer, a movable electrode 15 provided facing the capacitor electrode and capable of approaching and separating from the capacitor electrode, and a projection 21 formed on the surface of the capacitor electrode 14.例文帳に追加

固定電極１２、固定電極の上に形成された誘電体層１３、誘電体層の上に形成されたキャパシタ電極１４、キャパシタ電極に対向して設けられキャパシタ電極に対して接離可能な可動電極１５、およびキャパシタ電極１４の表面に形成された突起２１を有する。 - 特許庁

To enable semiconductor device to be lessened in inter-wiring and inter-wiring layer effective dielectric constant and inter-wiring and inter-wiring layer capacitance.例文帳に追加

セルフアラインデュアルダマシン法では、配線層間と配線間の各絶縁膜に有機材料を用い、配線間の絶縁膜をエッチング加工する際に、これらの絶縁膜の層間の全面に有機材料よりも誘電率の高いエッチングストッパ層を用いるため、実効的な誘電率の低減が十分にできないという問題の解決を図る。 - 特許庁

An image forming apparatus includes: voltage detection means 50 for detecting voltage of an electric double-layer capacitor 42 in a power storage device 41; and calculation means 45 for detecting an arrival time until the voltage of the electric double-layer capacitor 42 reaches a second specified value from a first specified value to determine capacitor electrostatic capacitance during charging.例文帳に追加

蓄電装置４１における電気二重層キャパシタ４２の電圧を検知する電圧検知手段５０と、充電時において電気二重層キャパシタ４２の電圧が第１所定値から第２所定値に達するまでの到達時間を検知してキャパシタ静電容量を求める算出手段４５と、を備える。 - 特許庁

For example, in case of a transistor with a top gate structure, the electrical capacitance of the insulating layer is set to 1.5×10^-10F/m^2 or less so as to reduce the effect of an interface state between a substrate and a base insulating layer, thereby providing the semiconductor device in which variation of electric characteristics is small and reliability is high.例文帳に追加

例えばトップゲート構造のトランジスタの場合、下地絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とすることにより、基板と下地絶縁層の界面準位の影響を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 - 特許庁

To provide a high frequency wiring board by decreasing an electric capacitance caused between an inner layer ground conductor and ground conductors at a lower side formed between both sides of a second coplanar line so as to suppress resonance and reflection of a high frequency signal between the inner layer ground conductor and the ground conductors at the lower side thereby realizing excellent transmission characteristics.例文帳に追加

内層接地導体と第２のコプレーナ線路の両側に形成された下面側の接地導体との間の電気的な容量を小さくし、内層接地導体と下面側の接地導体との間で高周波信号の共振や反射を抑制して良好な伝送特性を実現すること。 - 特許庁

In insulating films a1 to a10, no conductor pattern is formed in upper and lower outer-most layers a1, a10 but conductor patterns (b) are formed from inside insulating film layer a2 to insulating film layer a9, respectively, and they are defined as capacitance elements and inductance elements and connected mutually to provide a configuration of a low-pass filter.例文帳に追加

絶縁膜ａ１からａ１０において、上下の最外層ａ１，ａ１０には導体パターンを形成しないが、内側の絶縁膜層ａ２から絶縁膜層ａ９にはそれぞれ導体パターンｂを形成し、それらは容量素子および誘導素子とし、相互の接続によりローパスフィルタの構成にする。 - 特許庁

By forming a first layer metal film 3a to improve close contact with a substrate, a second metal film 3b to prevent diffusion, a third layer metal film of low resistance, and a fourth metal film 3d for protection, it is possible to achieve low-resistance and low-capacitance wiring and electrodes for external connection.例文帳に追加

基板との密着性を向上させる第１層金属膜３ａ、拡散を防止する第２金属膜３ｂ、低抵抗の第３層金属膜３ｃおよび保護のための第４金属膜３ｄを形成することで、低抵抗かつ低静電容量の配線および外部接続用電極が達成できる。 - 特許庁

The electro-optical element includes an electro-optical material which is interposed between a pair of substrates that are arranged mutually opposite ; a gate wiring formed on either substrate; a plurality of auxiliary capacitance wiring, formed on the same layer as the gate wiring by a first metal membrane mutually separated; and an aggregated lead out wiring, mutually separated from the plurality of auxiliary capacitance wiring.例文帳に追加

電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 - 特許庁

In the variable matching circuit M including an impedance element and a variable capacitance capacitor Ct, the variable capacitance capacitor Ct comprising a plurality of varactors C1 to C5 each including a thin film dielectric layer whose dielectric constant is varied with an application voltage are connected in parallel in terms of DC and connected in series in terms of high frequencies between an input terminal and an output terminal.例文帳に追加

インピーダンス素子と可変容量コンデンサＣｔとを有する可変整合回路Ｍにおいて、可変容量コンデンサＣｔは、入力端子と出力端子との間に、印加電圧により誘電率が変化する薄膜誘電体層を用いた複数の可変容量素子Ｃ１〜Ｃ５が直流的に並列接続され、かつ高周波的に直列接続されている可変整合回路Ｍである。 - 特許庁

To provide a dielectric ceramic composition, which is proper for constituting a dielectric ceramic layer of a layered ceramic capacitor obtained by baking in a reduced atmosphere, and whose temperature capacitance change rate is low, even if it is thinned, the serve life in high temperature high voltage load is long, deterioration of electrostatic capacitance over aging under DC voltage applied is small and reliability is high.例文帳に追加

還元性雰囲気中での焼成によって得られる積層セラミックコンデンサの誘電体セラミック層を構成するのに適した誘電体セラミック組成物であって、薄層化しても、容量温度変化率が低く、高温高電圧負荷時の寿命が長く、直流電圧印加下での静電容量の経時変化が小さく、信頼性に優れたものを提供する。 - 特許庁

The electrooptical element wherein an electrooptical material is interposed between a pair of substrates disposed opposite to each other is provided with a gate line formed on one substrate, a plurality of auxiliary capacitance lines formed in the same layer as the gate line, separated from each other and formed by using a first metal thin film and collectively drawing lines separated from the plurality of auxiliary capacitance lines.例文帳に追加

電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 - 特許庁

To provide a display capable of restraining a light leakage current from being generated, while reducing the generation of a parasitic capacitance between a light shielding layer and a gate electrode, in the display including a thin film transistor having bottom gate structure.例文帳に追加

ボトムゲート構造を有する薄膜トランジスタを含む表示装置において、遮光層とゲート電極との間の寄生容量の発生を軽減しつつ、光リーク電流の発生の抑制を図ることが可能になる表示装置を提供すること。 - 特許庁

To provide a capacitance type input device, a display device with input function and electronic equipment, preventing a light transmittance from being deteriorated even when a shielding conductive layer is provided, while improving productivity and a yield, or the like.例文帳に追加

シールド用導電層を設けても光線透過率の低下が発生せず、生産性の向上や歩留まりの向上などを図ることもできる静電容量型入力装置、入力機能付き表示装置および電子機器を提供すること。 - 特許庁

To provide a solid electrolytic capacitor where a conductive polymer layer can be formed on a capacitor element with sufficient thickness, heat resistance is high and electric characteristics (capacitance, inner resistance, dielectric loss and impedance) from a low frequency to a high frequency are superior.例文帳に追加

コンデンサ素子上に充分な厚みで導電性高分子層を形成でき、耐熱性が高く、低周波数から高周波数まで電気特性（容量、内部抵抗、誘電損失、インピーダンス等）が優れた固体電解コンデンサを提供する。 - 特許庁

This bank layer 'bank' is formed even between a data line 'sig' for supplying an image signal to a 1st TFT 20 and a retained capacitance 'cap' in the pixel area and a counter electrode 'op' to prevent the parasite capasitance from being generated on the data line 'sig'.例文帳に追加

このバンク層ｂａｎｋは、画像信号を画素領域７の第１のＴＦＴ２０および保持容量ｃａｐに供給するデータ線ｓｉｇと対向電極ｏｐとの間にも形成し、データ線ｓｉｇに容量が寄生するのを防止する。 - 特許庁

To increase capacitance per volume of an electric double layer capacitor wherein an integral electrode provided with polarization electrode layers on both surfaces of a collector is laminated, and to ensure reliability to an impact from the outside.例文帳に追加

集電体の両面に分極性電極層を形成してなる一体化電極体を積層した構造の電気二重層コンデンサの体積あたりの容量を増加するとともに、外部からの衝撃に対する信頼性を確保すること。 - 特許庁