「loop filter」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The PLL frequency synthesizer circuit monitors the control voltage of a voltage controlled oscillator and switches a loop filter set so as to stably operate with the modulation sensitivity of the voltage controlled oscillator in accordance with the control voltage.例文帳に追加

電圧制御発振器の制御電圧をモニタし、制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにした。 - 特許庁

An auxiliary light cut filter circuit 21 which functions when the input light level decision part 11 decides that the input light is lower than the prescribed value is connected between the ALC loop 10 and a light output unit 8.例文帳に追加

ＡＬＣループ１０と光出力器８との間には入力光レベル判定部１１により入力光が規定値より低いと判定された場合に機能する補助光カットフィルタ回路２１が接続される。 - 特許庁

When a detection signal (VTUNE) 131 drawn from a loop filter 102 of the PLL 5 gets out of a predetermined voltage range, an LKDETB signal 61 is output from the PLL 5 to the BB control circuit 14.例文帳に追加

ＰＬＬ５のループフィルタ１０２から引き出す検出信号（ＶＴＵＮＥ）１３１が所定の電圧レンジから外れるとＬＫＤＥＴＢ信号６１がＰＬＬ５からＢＢ制御回路１４に対して出力される。 - 特許庁

To provide a PLL circuit for performing lockup at a high speed, switching a time constant of a loop filter after phases are sufficiently converged and improving the phase accuracy and spurious characteristic of a local oscillation signal.例文帳に追加

高速にロックアップ出来ると共に、十分に位相が収束してからループフィルタの時定数を切り替えることができ、局部発振信号の位相精度及びスプリアス特性を改善できるＰＬＬ回路を提供すること。 - 特許庁

A PWM circuit 30 outputs an output signal of a predetermined period with a duty according to an output pulse of the loop filter 26, and the PWM signal is inputted to the subtractor 18 as the feedback signal.例文帳に追加

ＰＷＭ回路３０はループフィルタ２６の出力値に応じたデューティを有する所定周期のパルス信号を出力し、このＰＷＭ信号を前記帰還信号として減算器１８に帰還入力する。 - 特許庁

A crystal oscillation circuit 1 controls a drive capability of a variable driving part provided in the crystal oscillation circuit 1 in accordance with a voltage value of a control signal Slf outputted from a loop filter 59 of a PLL circuit 50a.例文帳に追加

水晶発振回路１は、同水晶発振回路１に設けた駆動可変部の駆動能力をＰＬＬ回路５０ａのループフィルタ５９から出力される制御信号Ｓｌｆの電圧値に応じて制御する。 - 特許庁

The PLL frequency synthesizer being one embodiment of this invention comprises a frequency divider 30, a phase comparator 40, a charge pump 50, a loop filter 60, a voltage controlled oscillator 70, and a changeover switch (inside of a switching section 80).例文帳に追加

本発明の一実施形態のＰＬＬ周波数シンセサイザ１は、分周器３０と、位相比較器４０と、チャージポンプ５０と、ループフィルタ６０と、電圧制御発振器７０と、切換スイッチ（切換部８０の内部）とを備える。 - 特許庁

A loop filter 18 is provided on a path from the output terminal 17 of the phase comparator 16 to the input terminal 13 of the VCO 12 to eliminate the high-frequency component of the output voltage Vpc of the phase comparator 16.例文帳に追加

ループフィルタ１８は、位相比較器１６の出力端子１７からＶＣＯ１２の入力端子１３に至る経路上に設けられ、位相比較器１６の出力電圧Ｖｐｃの高周波成分を除去する。 - 特許庁

The changeover switch 8 is thrown to a position of connecting the loop filter 3 to the first control voltage terminal 6 in a state of PLL phase locking so that a broad frequency range can be covered in the phase locking process.例文帳に追加

切替スイッチ８は、ＰＬＬ位相引き込み動作時にはループフィルタ３と第１の制御電圧端子６とを接続するように切り替え、位相引き込み課程で幅広い周波数範囲をカバーできるようにする。 - 特許庁

A frequency synthesizer 10 is constituted by including a phase comparator 20, a charge pump 22, LPFs 30 and 32, analog switches 34 and 36, a loop filter 40, an adder 42, a D/A converter 44, a VCO 50, a mixer 52 and a frequency divider 54.例文帳に追加

周波数シンセサイザ１０は、位相比較器２０、チャージポンプ２２、ＬＰＦ３０、３２、アナログスイッチ３４、３６、ループフィルタ４０、加算器４２、Ｄ／Ａ変換器４４、ＶＣＯ５０、ミキサ５２、分周器５４を含んで構成されている。 - 特許庁

A D/A converter 18 converts the control voltage data supplied from the control circuit 19 to analog voltage signal, which is then applied to the VCO 13 via the second switch 16 and a loop filter 12.例文帳に追加

Ｄ／Ａ変換器１８は、制御回路１９から供給された制御電圧データをアナログ化して電圧信号に変換したのち、第２のスイッチ１６及びループフィルタ１２を介してＶＣＯ１３に印加する。 - 特許庁

The fractional-N PLL circuit contains a phase frequency comparator PFD, a charge pump circuit Ch_Pmp, a loop filter Lp_Flt, a voltage-controlled oscillator VCO, a fractional frequency divider DIV, and a ΣΔ modulator ΣΔMod.例文帳に追加

フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。 - 特許庁

In addition, the delay loop optical waveguide 12 and an optical waveguide 11 for input are connected via an input side optical switch 13, and the light to be measured input into the wavelength variable bandpass filter 14 is temporally limited.例文帳に追加

さらに、遅延ループ光導波路１２と入力用光導波路１１とを入力側光スイッチ１３で接続し、波長可変バンドパスフィルタ１４に入力される被測定光を時間的に制限する。 - 特許庁

Then the control voltage of a voltage control oscillator 16, which is the output voltage of the loop filter 15, is operated to be large when the phase is largely deviated and, then, the phase difference is made to be small in a short time.例文帳に追加

これによりループフィルタ１５の出力電圧である、電圧制御発振器１６の制御電圧は、位相が大きくずれている場合には大きくなるように動作し、短時間で位相差を小さくする。 - 特許庁

A capacitive coupling system circuit 5 superimposes the inner pin cushion distortion correction voltage VA upon an output voltage of a loop filter 32 of the reading side PLL circuit 3 and gives the inner pin cushion distortion correction voltage VA as a control voltage VC to a VCO 33.例文帳に追加

容量結合方式回路５はインナーピンクッション歪補正電圧ＶＡを読み出し側ＰＬＬ回路３のループフィルタ３２の出力電圧に重畳し、制御電圧ＶＣとしてＶＣＯ３３に与える。 - 特許庁

A filter 152 is provided which has a wide or narrow pass-band width for pilot signal having a high or low level, detected in the distortion removing loop, respectively.例文帳に追加

歪み除去ループで検出されたパイロット信号のレベルが高いときには通過帯域幅が広く、歪み除去ループで検出されたパイロット信号のレベルが低いときには通過帯域幅が狭いフィルタ１５２を備える。 - 特許庁

Since the PLL circuit includes a voltage-controlled oscillator 101, a loop filter 110, a charge pump 109 for controlling a voltage of the loop filter 110 in a no-oscillation state of the voltage-controlled oscillator 101, the voltage of the charge pump 109 can be controlled to be a voltage equivalent to that at which the voltage-controlled oscillator 101 is oscillated in a prescribed frequency.例文帳に追加

本発明のＰＬＬ回路は、電圧制御発振器１０１と、ループフィルタ１１０と、電圧制御発振器１０１が発振していない状態において、ループフィルタ１１０の電圧を制御するチャージポンプ１０９を備えているから、電圧制御発振器１０１が発振していない状態においても、チャージポンプ１０９の電圧を電圧制御発振器１０１が所定の周波数で発振している状態における電圧に制御することができる。 - 特許庁

The phase synchronous circuit, equipped with a branch circuit provided at a first filter of a loop filter for speeding a lock speed and an analog switch circuit for conducting connection or disconnection operation for this branch circuit, is configured so that a control signal is supplied via a D/A converter to conduct switching operation for the analog switch circuit.例文帳に追加

ループフィルタの第１のフィルタに設けたロックスピードを速くするための分岐回路と、この分岐回路の接続又は切り離し操作を行うアナログスイッチ回路とを備えた位相同期回路において、アナログスイッチ回路を切り替え動作させる制御信号をＤ／Ａコンバータを介して供給するように構成している。 - 特許庁

To provide a low-pass filter circuit (loop filter) for making a capacitive element compact, in which a variation in a PLL response characteristic due to voltage dependence when a MOS capacitor is used as a capacitive element and a deterioration in a jitter characteristic by gate leak current when a thin-film gate transistor is used as a MOS capacitor are suppressed.例文帳に追加

容量素子の小型化を図る低域ろ波回路（ループフィルタ）において、容量素子としてＭＯＳ容量を使用した場合の電圧依存によるＰＬＬ応答特性のばらつきと、ＭＯＳ容量として薄膜ゲートトランジスタを使用した場合のゲートリーク電流によるジッタ特性の劣化を抑制する。 - 特許庁

The fractional N PLL frequency synthesizer configured to temporally switch the division number of a variable frequency divider between two or more integer values has a variable notch filter 8 capable of controlling a suppression frequency and an attenuation between a voltage-controlled oscillator 2 and a loop filter 7, thereby suppressing fractional spurious emissions.例文帳に追加

可変分周器の分周数を２つ以上の整数値で時間的に切り替えるフラクショナルＮ方式のＰＬＬ周波数シンセサイザにおいて、電圧制御発振器２とループフィルタ７の間に、抑圧周波数および減衰量の制御を可能とする可変ノッチフィルタ８を設けることで、フラクショナルスプリアスを抑圧することができる。 - 特許庁

To provide a PLL oscillation circuit which removes unnecessary frequency signal components in an oscillation loop with a simple structure to obtain stabilized oscillation output even when an oscillation frequency is changed to a wide band, as the PLL oscillation circuit including a buffer amplifier, a multiplication circuit, and a filter which removes the unnecessary frequency components in a loop.例文帳に追加

ループ中に、バッファアンプや逓倍回路と、不要周波数成分を除去するフィルタを含むＰＬＬ発振回路において、広帯域に発振周波数を変化させた場合でも、簡単な構成によって、発振ループ中の不要周波数信号成分を除去し、安定化した発振出力を得ることが可能なＰＬＬ発振回路を提供する。 - 特許庁

A sensor detection signal to be outputted by a sensor detection circuit 21 is filtered by a filter 31, and only frequency components corresponding to the frequency of hunting to be generated in a closed loop L including the control circuit 23 are extracted.例文帳に追加

このときセンサ検出回路２１から出力されるセンサ検出信号を、フィルタ３１によって濾波し、制御回路２３を含む閉ループＬに生じるハンチングの周波数に対応する周波数成分のみを取り出す。 - 特許庁

The control portion generates a self-start control voltage signal, in place of a control voltage signal outputted from a loop filter, when supply of 1 PPS signal from a GPS receiver is stopped so as to control the voltage-controlled oscillator.例文帳に追加

制御部は、ＧＰＳ受信機からの１ＰＰＳ信号が供給されなくなると、ループフィルタから出力される制御電圧信号に代えて、自走用制御電圧信号を生成して電圧制御発振器を制御する。 - 特許庁

The optical gain element 34 generates a gain which is high enough within a coherent transmission band of the coherence filter 35, providing a change in the polarization transfer function which is sufficient for causing oscillation in the optical loop 32.例文帳に追加

光利得素子（３４）が、同調フィルタ（３５）の同調可能な通過帯域内において十分な高利得を生じ、光学ループ（３２）内に発振を生じさせるのに十分な前記偏光伝達関数の変化を与えるようにされる。 - 特許庁

In both a pull-in step and a lock time, an oscillator controller 255 and a frequency divider controller 257 cause an oscillation control signal and a frequency division control signal to vary cooperatively with a proportional relationship on the basis of a loop filter voltage.例文帳に追加

発振器制御部２５５と分周器制御部２５７は、発振制御信号と分周制御信号が、引込み過程およびロック時の双方において、ループフィルタ電圧に基づいて比例関係を持って連動して変化するようにする。 - 特許庁

An output of a delay element 34 is fed to a complementary digital filter 44 via a digital integration device 42 to a loop consisting of an analog adder 30, a comparator 32, a delay element 34, a 1-bit D/A converter 361 and an analog integration device 38.例文帳に追加

アナログ加算器３０、比較器３２、遅延素子３４、１ビットＤ／Ａ変換器３６１及びアナログ積分器３８のループに対し、遅延素子３４の出力が、デジタル積分器４２を介して相補デジタルフィルタ４４に供給される。 - 特許庁

For the other techniques, the difference between voltage of the attenuation capacitor and reference voltage is accumulated digitally, and the difference of accumulation is converted to a signal to be applied to a mutual conductor capacitor, so that leakage current of the mutual conductor capacitor of the loop filter is compensated.例文帳に追加

他の技法：減衰コンデンサの電圧と基準電圧の差をディジタル的に累積し、累積の差を相互コンダクタ・コンデンサに印加される信号に変換することでループ・フィルタの相互コンダクタ・コンデンサの漏れ電流を補償。 - 特許庁

Current that changes in accordance with the frequency controlled voltage VT outputted from the loop filter 4 is caused to flow to a voltage controlled oscillator (VCO) 5, and the rate of change of the current determines a voltage-frequency conversion gain Kv.例文帳に追加

電圧制御発振器（ＶＣＯ）５には、ループフィルタ４から出力される周波数制御電圧ＶＴに応じて変化する電流が流れ、この電流の変化率によって電圧−周波数変換利得Ｋｖが決定する。 - 特許庁

A filter including reverse characteristics of the power amplifying part is provided between an envelope detection circuit constituting an amplitude loop and an output power control terminal of the power amplifying part.例文帳に追加

本発明では上記課題を解決するため振幅ループを構成する包絡線検出回路から該電力増幅部の出力電力制御端子までの間に電力増幅部の逆特性を含むフィルタをもたせるようにした。 - 特許庁

The PLL circuit has a VCO 4 for outputting an oscillation signal of a frequency according to a control voltage, a phase comparator 2a, and a loop filter 3a for smoothing the output signal of the phase comparator 2a and generating the control voltage.例文帳に追加

ＰＬＬ回路は、制御電圧に応じた周波数の発振信号を出力するＶＣＯ４と、位相比較器２ａと、位相比較器２ａの出力信号を平滑化して前記制御電圧を生成するループフィルタ３ａとを備える。 - 特許庁

To provide a method for inspecting a PLL (phase-locked loop) circuit, which can quickly and easily inspect a leak (leakage) of a lowpass filter (LPF) in the PLL circuit included in a semiconductor integrated circuit, and the PLL circuit with an inspection function.例文帳に追加

半導体集積回路に内蔵されるＰＬＬ（フェーズロックドループ）回路中のローパスフィルタ（ＬＰＦ）のリーク（漏洩）を迅速簡単に検査できるＰＬＬ回路の検査方法及びその検査機能つきＰＬＬ回路を提供する。 - 特許庁

The switch of this variable frequency tuned filter adopts a monolithic IC 31, a component connection electrode 38 is formed on a side (rear side) 32b opposite to an element forming side of the monolithic IC 31, and a coupling loop 12 is connected to the component connection electrode 38.例文帳に追加

スイッチをモノリシックＩＣ３１によって構成し、モノリシックＩＣ３１の素子形成面と反対面（裏面）３２ｂに部品接続用電極３８を形成し、その部品接続用電極３８にカップリングループ１２を接続する。 - 特許庁

Here, steady-state achievement signals showing achievement situations toward the steady state are outputted to an NOR circuit 344 by the soft waveform generating parts 350-1 to 350-4, and are outputted to the loop filter 62 as non-steady-state signals.例文帳に追加

このとき、ソフト波形生成部３５０−１〜３５０−４によって、定常状態への達成状況を示す定常達成信号がＮＯＲ回路３４４に出力され、非定常信号としてループフィルタ６２に出力される。 - 特許庁

The F-PLL synthesizer includes a converging voltage setting section 21 for outputting a converging voltage signal to a loop filter 4 in order to establish phase locking of an external output oscillation signal in response to a control signal from a PLL control circuit 8.例文帳に追加

ＰＬＬ制御回路８からの制御信号に応じて、外部出力発振信号の位相同期を確立するために、ループフィルタ４に対して収束電圧信号を出力する収束電圧設定部２１を有する。 - 特許庁

The semiconductor integrated circuit includes a PLL and a control unit 9, wherein the PLL includes a phase/frequency comparator 1, a loop filter 3, a voltage controlled oscillator (VCO) 8 and a frequency divider 6, and the VCO (8) includes a voltage/current converter (VIC) and a ring oscillator.例文帳に追加

ＰＬＬと制御ユニット９を具備し、ＰＬＬは位相周波数比較器１、ループフィルタ３、電圧制御発振器(ＶＣＯ)８、分周器６を含み、ＶＣＯ(８)は電圧電流変換器(ＶＩＣ)とリング発振器を含む。 - 特許庁

Since the cut-off frequency of the filter circuit in the feedback loop 116 is altered in accordance with the number of nozzles to be driven at the same timing, impairment in ejection characteristics due to a variation in the number of nozzles to be driven at the same timing can be avoided.例文帳に追加

同一タイミングで駆動されるノズル数に対応してフィードバックループ１１６のフィルタ回路のカットオフ周波数を変更するので、同一タイミングで駆動されるノズル数の変動による吐出特性の劣化が回避される。 - 特許庁

Then an amplifying circuit 38 amplifies the output signal of the loop filter 36 up to a necessary level and the signal having been amplified is applied to the cathode of the semiconductor laser 4 through a series circuit of a capacitor 40 and a resistance 42.例文帳に追加

そして、増幅回路３８はループフィルター３６の出力信号を必要なレベルにまで増幅し、増幅後の信号は、コンデンサー４０および抵抗４２の直列回路を通じて半導体レーザー４のカソードに印加される。 - 特許庁

At this time, the starting edge part 7a of the seal material 7 is located on the corner part 4e of the color filter substrate 4 and a closed loop 7c is formed in such a manner that the terminal edge part 7b intersects the starting edge part 7a by applying the seal material 7 along the periphery of the display part.例文帳に追加

この時、カラーフィルタ基板４のコーナ部４ｅにシール材７の始点端部７ａを配置し、表示部の周辺を巡って閉ループ７ｃを形成してその終点端部７ｂを始点端部７ａと交差させる。 - 特許庁

If the difference is still not in the specific range, the difference between the frequency of the VCO 6 and the frequency division data is found and a charge time Tc2 is found from the difference and the last frequency variation quantity of the VCO 6 to charge the loop filter 5.例文帳に追加

それでも所定範囲内に入らない場合は、ＶＣＯ６の周波数と分周データとの差を求め、その差と前回のＶＣＯ６の周波数変化量とからチャージ時間Ｔｃ２を求めて、ループフィルタ５をチャージする。 - 特許庁

The fixed circuit 8 receives a control signal outputted from a power supply fluctuation detection circuit 9, and the fixed circuit 8 brings the control signal received by the reference variable filter 2 to shift the filter characteristic of the reference variable filter 2 to a prescribed position with priority over the feedback control loop under the control of the power supply fluctuation detection circuit 9 on the occurrence of fluctuations in a power supply voltage.例文帳に追加

固定回路８には電源変動検出回路９が出力する制御信号が入力され、固定回路８では電源電圧の変動時には電源変動検出回路９の制御によりフィードバック制御ループの制御より優先して基準可変フィルタ２に入力される制御信号を基準可変フィルタ８のフィルタ特性が所定の位置に移動するように固定値にする。 - 特許庁

While a tap coefficient is successively updated in the phase interpolation filters 9 and 81 in response to a phase offset quantity ϕ of an integrated value of a phase error in a phase offset operator 84, the phase interpolation filter 81 has a tap number/bit width set smaller than that of the phase interpolation filter 9, and a loop delay time is shortened in the PLL 8.例文帳に追加

位相オフセット演算器８４において位相誤差の積算値である位相オフセット量φに応じて、位相補間フィルタ９および位相補間フィルタ８１では、タップ係数が逐次更新されるが、位相補間フィルタ８１は、位相補間フィルタ９と比較して、タップ数／ビット幅が小さく設定され、ＰＬＬ８内のループ遅延時間を短縮する。 - 特許庁

At this time, the encoding processing encodes rectangular small areas obtained by dividing each oblong card-shaped area into lattice shapes in the order of a horizontal raster scan, and the loop filter processing filter-processes the rectangular small areas obtained by dividing the oblong card-shaped area of a local decode image into the lattice shapes in the order of a vertical raster scan.例文帳に追加

このとき，符号化処理については，各短冊状領域を格子状に分割して得られる矩形小領域について，水平ラスタスキャン順に符号化を行い，ループフィルタ処理については，ローカルデコード画像の短冊状領域を格子状に分割して得られる矩形小領域について，垂直ラスタスキャン順にフィルタ処理を行う。 - 特許庁

When mounted on a printed circuit board (120) to connect two segments of a signal line (124), the notch filter and a ground plane (122) of the printed circuit board are united and form a virtual conductive loop having an inductance and a capacitance whose product is the center frequency of the notch of the notch filter.例文帳に追加

プリント回路基板（１２０）上に信号ライン（１２４）の２つのセグメントを接続するように搭載された場合、このノッチフィルタとプリント回路基板（PCB）のアース平面（１２２）が一体となって仮想導体ループが形成され、この仮想導体ループは、あるインダクタンスとキャパシタンスを有し、これらの積はこのノッチフィルタのノッチの中心周波数と等しい。 - 特許庁

The phase-locked loop has: an oscillator that generates a signal having a frequency corresponding to the detected symbol rate; a complex multiplier that multiplies the post-nonlinear-processing digital modulation signal and a signal generated by the oscillator and outputs a multiplication result; and a loop filter that smoothes the multiplication result and outputs the smoothed multiplication result as the detected symbol rate.例文帳に追加

前記位相同期ループは、検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。 - 特許庁

The loop filter is configured to: (i) temporarily disable at least a part of a timing recovery loop after the temporary power down/power up sequence in the first communication device; and (ii) initiate a progression through a set of potential sampling phases to determine a given sampling phase at which the first communication device can recommence communication with the second communication device.例文帳に追加

ループフィルタは（ｉ）第１の通信装置における一時的なパワーダウン／パワーアップシーケンス後にタイミング再生ループの少なくとも一部を一時的に無効にするように、及び（ｉｉ）第１の通信装置が第２の通信装置との通信を再開することができる所与のサンプリング位相を決定するために一連の可能性のあるサンプリング位相によりプログレッションを開始するように構成されている。 - 特許庁