「loop filter」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Besides, a PLL circuit is composed of the A/D converter 17, the adaptive equalizer 16, a phase error detecting circuit 9, a phase shift circuit 42, a D/A converter 11, a loop filter 12 and a variable frequency oscillating circuit 14 and a clock signal 15 becomes a clock with a phase synchronized to reproduced data.例文帳に追加

また、ＡＤ変換器１７、適応イコライザ１６、位相誤差検出回路９、位相シフト回路４２、ＤＡ変換器１１、ループフィルタ１２および可変周波数発振回路１４でＰＬＬ回路を構成し、クロック信号１５は、再生されたデータに位相同期したクロックとなる。 - 特許庁

To provide technology of achieving re-encoding whereby image quality deterioration is hardly caused and efficient re-encoding with less image quality deterioration in the case of carrying out the re-encoding by decoding the coded stream of a moving picture encoded by in-loop filter processing.例文帳に追加

本発明は、ループ内フィルタ処理を伴って符号化された動画像の符号化ストリームを復号して再符号化するときにあって、画質劣化がほとんど生じない再符号化を実現し、また、画質劣化が少ない効率的な再符号化を実現する技術の提供を目的とする。 - 特許庁

The control part 7 of the synthesizer 1 changes the frequency division ratio of a frequency divider 6, on the basis of the output signal of a temperature detecting part 8 for detecting the temperature, without returning charges stored in the smoothing circuit of a loop filter 17 for outputting voltage to an oscillator 5 to a preset value.例文帳に追加

シンセサイザ１の制御部７は、発振器５に電圧を出力するループフィルタ１７の平滑回路に蓄積された電荷を予め設定された値に戻すことなく、温度を検出する温度検出部８の出力信号に基づいて分周器６の分周比を変化させる。 - 特許庁

An intermittent reset signal generating circuit 8 ORs a pseudo pulling detecting signal outputted by the area deciding circuit 9 and the carrier wave non-synchronizing detecting signal outputted by the carrier wave non-synchronizing detecting circuit 7 and makes the loop filter 4 generate a reset pulse in a fixed cycle.例文帳に追加

間欠リセット信号発生回路８は領域判定回路９により出力される疑似引き込み検出信号と搬送波非同期検出回路７により出力される搬送波非同期検出信号の論理和をとりループフィルタ４に一定周期でリセットパルスを発生させる。 - 特許庁

In the light quantity controller of the electronic endoscope, when the halation occurs, a halation discrimination circuit 47 supplies the halation control signals 106 of "High" to a loop filter 46 and controls switching so as to conduct H output terminals of first and second circuits 46A and 46B.例文帳に追加

電子内視鏡の光量制御装置では、ハレーション発生時には、ハレーション判別回路４７は“Ｈｉｇｈ”のハレーション制御信号１０６をループフィルタ４６に与えて第１，第２のスイッチ回路４６Ａ，４６ＢのＨ出力端子間が導通するように切換え制御する。 - 特許庁

A switch circuit 10 inserted between a low-pass filter(LPF) circuit 103 and a voltage controlled oscillator(VCO) 104 is controlled by a control signal Scnt, and opening/closing of a feedback loop between the LPF circuit 103 and the VCO 104 is controlled.例文帳に追加

ローパスフィルタ（ＬＰＦ）回路１０３と電圧制御発振器（ＶＣＯ）１０４との間に挿入されるスイッチ回路１０が、制御信号Ｓｃｎｔにより制御されてローパスフィルタ（ＬＰＦ）回路１０３と電圧制御発振器（ＶＣＯ）１０４との間のフィードバックループを開閉制御する。 - 特許庁

A plurality of ICs, each including a phase detector 13n, frequency dividers 1n1, 1n2, a charge pump 14n, and a lock detection circuit 16n are operated in parallel, and a composite control command signal obtained by composing outputs of a plurality of the phase detectors is output to a voltage controlled oscillator 310 via a loop filter 310.例文帳に追加

位相検波器１３ｎ，分周器１ｎ１，１ｎ２，チャージポンプ１４ｎ，ロック検出回路１６ｎを具備するＩＣを複数並列に動作させ，複数の位相検波器の出力を合成した合成制御指令信号をループフィルタ３１０を介して電圧制御発振器３１０に出力する。 - 特許庁

This phase compensator is designed so that it has a phase characteristic in which an open loop phase characteristic coupling the phase compensator is within a range of -90° to 90° (when standardized in -180° to 180°) at a resonance frequency being the same phase mode as main resonance for a transmitting characteristic coupling the notch filter and a control object.例文帳に追加

この位相補償器は、ノッチフィルタと制御対象を結合した伝達特性に対し、位相補償器を結合したオープンループ位相特性が、主共振と同相モードの共振周波数にて−90°〜 90°（−180°〜 180°で規格化した場合）の範囲となる位相特性を有するように設計する。 - 特許庁

In the rating plug, an operational amplifier gain is controlled by an analog switch in series with an operational amplifier feedback loop and a percentage de-rating regarding a voltage conditioning (namely, a gain/filter) circuit is set up and a circuit breaker frame and/or a sensor information are supplied to a macro-processor.例文帳に追加

定格プラグは、演算増幅器帰還ループと直列のアナログ・スイッチにより演算増幅器利得を制御することによって、電圧調整（すなわち、利得／フィルタ）回路について定格低減率を設定することに加えて、遮断器フレーム及び／又はセンサ情報をマイクロプロセッサに供給する - 特許庁

A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.例文帳に追加

位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁

The filter medium incorporates a felt layer 1 consisting of a base cloth 3 consisting of a woven cloth or a knitted cloth of a heat resistant fiber 4 and a fluororesin fiber, for example, polytetrafluoroethylene, a staple fiber having branch and/or loop, and the fluororesin fiber layer constitutes at least one side outmost layer of the filtering material.例文帳に追加

耐熱性繊維の織布または編布からなる基布とフッ素樹脂繊維、たとえば分枝および／またはループを有するポリテトラフルオロエチレンのステープルファイバーからなるフェルト層とを含み、該フッ素樹脂繊維層が濾材の少なくとも一方の最外層を構成していることを特徴とする高温炉の集塵装置用濾材。 - 特許庁

A phase comparator circuit 17 compares the vertical synchronizing signal of the read image data with a vertical synchronizing signal, written in the field memory/interpolation circuit 1 and gives a voltage, corresponding to the phase difference to a crystal oscillation circuit 13 as a control voltage via a loop filter 19 and a digital/analog converter 20.例文帳に追加

位相比較回路１７は、読み出される画像データの垂直同期信号と、フィールドメモリ／補間回路１に書き込まれる画像データの垂直同期信号とを比較し、その位相差に対応する電圧を、ループフィルタ１９およびＤ／Ａコンバータ２０を介し、水晶発振回路１３に、制御電圧として供給する。 - 特許庁

An error computing element 15 selects an effective component of re-sampling data, and makes an internal digital low-pass filter integrate the component and outputs is as a DC drift component only when 0-point information from re-sampling DPLL(digital phase synchronous loop) 14 is '1' (at this time, a timing is shown when a sampling point formed by re-sampling exists).例文帳に追加

エラー演算器１５は、リサンプリングＤＰＬＬ１４からの０ポイント情報が”１”のとき（このときは、リサンプリングによって形成されたサンプルポイントが存在するタイミングを示す）のみ、リサンプリングデータの有効成分を選択して、内部のディジタル低域フィルタにより積分させてＤＣずれ成分として出力する。 - 特許庁

Related to a light source 30, an optical gain element 34, a coherence filter 35 which comprises a transmission band for coherence so that the signal within the spectrum range is allowed to pass for coherence over the specified wavelength range, and a polarization eliminator 36 which brings about a variable polarization transfer function, are so combined as to form an optical loop 32.例文帳に追加

本発明の光源（３０）は、光利得素子（３４）と、同調可能な通過帯域を備え、前記スペクトル幅内の信号を通過させ、前記所定の波長範囲にわたって同調可能な同調フィルタ（３５）と、可変偏光伝達関数をもたらす偏光解消子（３６）とが光学ループ（３２）をなすように結合されている。 - 特許庁

Moreover, the present circuit includes a phase-value calculator configured to calculate the temporally-varying-divider value based on the phase modulation signal, and a closed loop control circuit configured to track and filter the modulation of the dithered clock train to generate a second clock train that is the spread spectrum of the first mentioned clock train.例文帳に追加

本回路は更に、位相変調信号に基づいて、時間変動分周値を計算する位相値計算器、及び最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路を有する。 - 特許庁

Constant voltage power supplies SC1 and SC2 charge up capacitors C1b, C2b included in a low pass filter 105d and a capacitor C0 included in an integrator 121 for configuring an AM loop in the mode for processing the constant amplitude modulation by respectively using switches SW4, SW3.例文帳に追加

定振幅変調を扱うモードにおいて、ＡＭループを構成する低域通過フィルタ１０５ｄに含まれる容量Ｃ１ｂ，Ｃ２ｂ及び積分器１２１に含まれる容量Ｃ０を、それぞれスイッチＳＷ４及びスイッチＳＷ３を用いて定電圧電源ＳＣ１及び定電圧電源ＳＣ２から充電しておく。 - 特許庁

A mosquito noise filter 114 is disposed within a motion compensation loop comprising at least a computation unit 13, an orthogonal transformation unit 111, a quantization unit 112, an inverse quantization unit 18, an inverse orthogonal transformation unit 19, a computation unit 20, a frame memory 22, a switch 23, a motion prediction and compensation unit 25, and a prediction image selection unit 26.例文帳に追加

モスキートノイズフィルタ１１４は、少なくとも、演算部１３、直交変換部１１１、量子化部１１２、逆量子化部１８、逆直交変換部１９、演算部２０、フレームメモリ２２、スイッチ２３、動き予測・補償部２５、および予測画像選択部２６からなる動き補償ループ内に設けられている。 - 特許庁

When the detected phase difference is 360-degrees or over, on the other hand, the phase comparator section 31 outputs UP request signals UP1,... or DOWN request signals DW1,... in response to the phase difference and this signal is used to rapidly charge/discharge the capacitor included in the loop filter 32 and outputs its charge/discharge voltage to the voltage controlled oscillator 3.例文帳に追加

一方、その検出位相差が３６０°以上の場合には、その位相差に応じてさらにアップ要求信号ＵＰ１…またはダウン要求信号ＤＷ１…を出力し、これらの信号により上記のコンデンサの充放電を急激に行い、この充放電電圧を電圧制御発振器３に出力する。 - 特許庁

The adaptive sound field support apparatus 1 is provided with a howling cancel section 3 including an adaptive filter 22, an initial reflection sound generating section 4, and a rear part reverberation generating section 5 wherein FIR filters 43, 45 for enhancing the sound effect of the rear part reverberation sound are connected in parallel to create an acoustic loop.例文帳に追加

適応型音場支援装置１に、適応フィルタ２２を備えたハウリングキャンセル部３と、初期反射音生成部４と、後部残響音の音響効果を増強するＦＩＲフィルタ４３とＦＩＲフィルタ４５とを並列接続して音響ループを創り出す後部残響音生成部５を設ける。 - 特許庁

When the tuner unit is not selected for an input of the AV receiver, since the control signal is at an L level, a pulsed output voltage corresponding to a phase difference from the phase comparator 39 is not fed to the loop filter 40 to prevent a pulsed noise current from flowing to a ground.例文帳に追加

入力としてチューナー部が選択されていないときに、前記制御信号がＬレベルとされることにより、位相比較器３９からの位相差に対応したパルス状の出力電圧がループフィルタ４０に供給されなくなり、アースにパルス状のノイズ電流が流れることを防止することができる。 - 特許庁

When the frequency is changed, since the analog switches 34 and 36 are turned off to stop the operation of the charge pump 22 and the output voltage Vpd of the loop filter 40 is converged on 0 V, the oscillation frequency of the VCO 50 is set stably in the vicinity of a target frequency through the precharging operation by the D/A converter 44.例文帳に追加

周波数変更時にはアナログスイッチ３４、３６がオフ状態となってチャージポンプ２２の動作が停止し、ループフィルタ４０の出力電圧Ｖpdが０Ｖに収束するため、ＶＣＯ５０の発振周波数は、Ｄ／Ａ変換器４４によるプリチャージ動作によって安定的に目標周波数近傍に設定される。 - 特許庁

The signals from those two photodiodes are processed by conversion and subtraction to generate the effective response of the light-view sensor which is used for a feedback loop to control the luminance of a fluorescent tube for the use of an automobile without any substantial cost nor any restriction of the package on the infrared stopping filter of the real clear-vision sensor.例文帳に追加

これら２つのフォトダイオードからの信号を換算及び差引くことにより、真の明視センサーの赤外阻止フィルターに本質的な費用又はパッケージの制約無しに、自動車用途における蛍光管の輝度を制御するために、フィードバック・ループで用いられ得る、明視センサーの有効な応答が生成される。 - 特許庁

In the steady lock operation, setting is made so that the second charge pump 3 is smaller in charge/discharge current than the first charge pump 2, and the first and the second charge pumps 2 and 3 charge and discharge the loop filter 4 in response to outputs of the phase-frequency comparator 1 in reverse to each other in phase.例文帳に追加

定常ロック動作では、第１のチャージポンプ２の充放電電流よりも、第２のチャージポンプ３の充放電電流が小さく設定され、第１と第２のチャージポンプ２、３は、位相周波数比較器１の出力に応答してループフィルタ４の互いに逆相の充放電動作を実行する。 - 特許庁

Either the phase frequency comparator or the charge pump circuit is configured so as to enable the voltage generating operation of the output voltage VCNT of the loop filter Lp_Flt on the basis of an operation for detecting a phase difference between a reference clock signal RCLK and an output feedback signal VCLK executed by actions that are performed at different times.例文帳に追加

基準クロック信号ＲＣＬＫと出力帰還信号ＶＣＬＫとの位相差の検出動作に基づくループフィルタＬｐ＿Ｆｌｔの出力電圧ＶＣＮＴの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。 - 特許庁

The PLL circuit includes: a phase comparator for detecting the phase difference between a reference signal and a comparison signal; a loop filter; a voltage controlled oscillator for generating the output signal with a frequency corresponding to a control voltage; and a comparison signal generating circuit for feeding-back the comparison signal generated from the output signal to the phase comparator.例文帳に追加

ＰＬＬ回路は、基準信号と比較信号との位相差を検出する位相比較器と、ループフィルタと、制御電圧に応じた周波数の出力信号を生成する電圧制御発振器と、出力信号から生成した比較信号を位相比較器にフィードバックする比較信号生成回路とを有している。 - 特許庁

A phase synchronization circuit 100 has an output frequency available by multiplying the frequency of reference signal with X, and includes a reference signal source 180, a voltage control oscillator 110, a phase comparator 120, a first charge pump 130, a loop filter 150, a counter 161, a second charge pump 170, and a control circuit 164.例文帳に追加

位相同期回路１００は、基準信号の周波数にＸを乗じて得られる出力周波数を有し、基準信号源１８０と、電圧制御発振器１１０と、位相比較器１２０と、第１チャージポンプ１３０と、ループフィルタ１５０と、カウンタ１６１と、第２チャージポンプ１７０と、制御回路１６４とを備える。 - 特許庁

A voltage control means 3 inputs VCa outputted by the loop filter 2 and when there is the input of fi, VCa is outputted as a second control voltage (Vc) but after the input of fi is interrupted, Vc is outputted while being vibrated with an average value of VCa in the interruption of the input of fi as a center.例文帳に追加

電圧制御手段３は、ループフィルタ２が出力したＶｃａを入力し、ｆｉの入力があるときには、このＶｃａを第２の制御電圧（Ｖｃ）として出力し、ｆｉの入力が断になってからは、Ｖｃを、ｆｉの入力が断になったときのＶｃａの平均値を中心に振動させて出力する。 - 特許庁

Alleviation of non-linear effect resulting from mismatch between two transistors at a charge pump circuit CPC can be actualized by a simplest method, injecting dc current Ioffset into a loop filter LFC by offset circuits MN2 and MN3 or discharging Ioffset from the LFC.例文帳に追加

チャージポンプ回路ＣＰＣの２つのトランジスタのミスマッチに起因する非線型性の影響の軽減を最も段純な方法であるオフセット回路ＭＮ２、ＭＮ３によるループフィルタＬＦＣへのｄｃ直流電流Ｉｏｆｆｓｅｔの注入もしくはＬＦＣからのＩｏｆｆｓｅｔの放出によって実現する。 - 特許庁

A phase comparator circuit consisting of a multiplication circuit 11 and a loop filter 12 outputs a signal S12a of a level corresponding to the phase difference between an FM signal Sin and a signal S13, and a VCO 13 generates the signal S13 of a frequency corresponding to the level of the signal S12a and the absolute value dispersion and temperature characteristic of the circuit element.例文帳に追加

乗算回路１１およびループフィルタ１２からなる位相比較回路においてＦＭ信号Ｓinと信号Ｓ13の位相差に応じたレベルの信号Ｓ12a を出力し、この信号Ｓ12a のレベルならびに回路素子の絶対値ばらつきおよび温度特性に応じた周波数の信号Ｓ13をＶＣＯ１３で生成する。 - 特許庁

The section 17 changes the boost frequency of an equalizer/filter circuit 11, the cutoff frequency of a binarizing circuit 12, the loop characteristics of a PLL circuit 13 corresponding to the type and linear velocity of the device to be measured and conducts settings for the circuits corresponding to the jitter measurement standards of the device.例文帳に追加

制御部１７は測定対象装置の種別や線速度に対応して、イコライザ／フィルタ回路１１のブースト周波数を可変し、二値化回路１２のカットオフ周波数を可変し、ＰＬＬ回路１３のループ特性を可変し、各回路を測定対象装置のジッタ測定規格に対応した設定にする。 - 特許庁

The phase lock loop which is inputted with an EFM signal and a PLL clock signal, detects a frequency and phase and forms the PLL clock signal synchronized with the EFM signal by regulating control current with the result thereof includes a charge pump 140, a first low-pass filter 150, a voltage control oscillator 170 and a static phase error control section 160.例文帳に追加

EFM信号とPLLクロック信号を入力して周波数及び位相検出し、その検出結果で制御電流を調整してEFM信号に同期されるPLLクロック信号を生成する位相同期ループに係り、電荷ポンプ１４０、第１低域通過フィルター１５０、電圧制御発振器１７０及び静止位相誤差制御部１６０を含む。 - 特許庁

A DLL circuit 20 uses a phase comparator 32, a charge pump 33 and a loop filter 34 to generate a control voltage V_CTRL for controlling the delay quantities of VCDL circuits 21-25 on the basis of a clock signal CKA1 of a first phase and a clock signal CKA5 of a fifth phase in a first multi-phase clock PLLCK.例文帳に追加

ＤＬＬ回路２０は、位相比較器３２、チャージポンプ３３及びループフィルタ３４を用いて第１の多相クロックＰＬＬＣＫのうちの第１相目のクロック信号ＣＫＡ１と第５相目のクロック信号ＣＫＡ５とに基づいて各ＶＣＤＬ回路２１〜２５の遅延量を制御するための制御電圧Ｖ_ＣＴＲＬを生成する。 - 特許庁

This channel changeover device 100 is provided with a pilot signal generating circuit 1, a selection output circuit 2, a control circuit 3, a 1/L frequency-divider circuit 4, a phase comparator circuit 5, a loop filter 6, a voltage-oscillation control circuit 7, a 1/M frequency divider circuit 8, a selection clock control circuit 9, and a phase difference detection circuit 10.例文帳に追加

本発明の回線切り替え装置１００は、パイロット信号生成回路１と、選択出力回路２と、制御回路３と、Ｌ分周回路４と、位相比較回路５と、ループフィルタ６と、電圧発振制御回路７と、Ｍ分周回路８と、選択クロック制御回路９と、位相差検出回路１０と、を有して構成される。 - 特許庁

Thus, fluctuations in the oscillated frequency of the voltage controlled oscillator 8 due to fluctuations in an output voltage of a loop filter 7 on the basis of the switching of the oscillation output of the reference frequency oscillator 1 and the oscillation output of the reference frequency oscillator 2 are cancelled by FM modulation on the basis of the frequency shift signal to considerably reduce the lockup time.例文帳に追加

このことにより、基準周波数発振器１の発振出力と基準周波数発振器２の発振出力の切り替えに基づくループフィルタ７の出力電圧の変動による電圧制御発振器８の発振周波数の変動は周波数シフト信号に基づくＦＭ変調によって打ち消されて、ロックアップタイムが大幅に短縮される。 - 特許庁

According to these two signals, a charge pump circuit (30) carries out push operation (or pull operation) to a loop filter (40) from the rising (or falling) of the reference clock signal to the change of the delay clock signal, and carries out pull operation (or push operation) from the change of delay lock signal to the rising (or falling) of the reference clock signal.例文帳に追加

チャージポンプ回路（３０）は、ループフィルタ（４０）に対して、これら二つの信号に従って、基準クロック信号の立ち上がり（又は立ち下がり）から遅延クロック信号の変化までの間プッシュ動作（又はプル動作）を、遅延クロック信号の変化から基準クロック信号の立ち下がり（又は立ち上がり）までの間プル動作（又はプッシュ動作）を行う。 - 特許庁

A control voltage detecting conductive line 16 for detecting a control voltage is provided to the sacrificed plate area X from a halfway part of a conductive line for a control voltage, which reaches a control voltage input part 7 of a voltage controlled oscillator 2 from an oscillator control circuit 3 of the PLL circuit 1 in the area Z for PLL circuit formation through a loop filter 4.例文帳に追加

ＰＬＬ回路形成用領域ＺにおけるＰＬＬ回路１の発振器制御回路３からループフィルタ４を通って電圧制御発振器２の制御電圧入力部７に至るまでの制御電圧の導通路の途中の部位から捨て板領域Ｘまで、制御電圧を検出するための制御電圧検出用導通路１６を設ける。 - 特許庁

When the control part 7 controls the frequency divider 6 according to the temperature change, since the charges stored in the smoothing circuit of the loop filter 17 are not returned to the preset value, the synthesizer 1 retrains the oscillation frequency of the oscillator 5 from varying by a large amount; and consequently, it is possible to reduce phase noise in the synthesizer 1.例文帳に追加

これにより、シンセサイザ１は、温度変化に対応して制御部７が分周器６の制御を行う場合、ループフィルタ１７の平滑回路に蓄積された電荷を予め設定された値に戻さないので、発振器５の発振周波数が大きく変動することを抑制し、これにより、シンセサイザ１における位相雑音を低減させることができる。 - 特許庁

When a width value of a predetermined span (analysis-object frequency range) is higher than a boundary value, a reference signal frequency is set to a predetermined reference value, a loop filter band narrower than an RBW (resolution bandwidth) is selected, thereby the fractional spurious within the RBW to prevent the fractional spurious is kept from being displayed as a spectrum waveform.例文帳に追加

指定されたスパン（分析対象周波数範囲）の幅値が境界値より大きい場合、基準信号周波数を所定の基準値に設定し、ＲＢＷ（分解能帯域幅）より狭いループフィルタ帯域を選択することによってフラクショナルスプリアスをＲＢＷの内側にしてスペクトラム波形として表示されないようにする。 - 特許庁

The signal acquisition probe 105 and the signal processor 115 have mismatched time constants at the input node 204, with the compensation system 225 having a compensation digital filter 256 and an input amplifier circuit 232 provided with a feedback-loop circuit 240, providing pole-zero pairs for maintaining flatness over the frequency bandwidth of the signal acquisition system 115.例文帳に追加

信号取込みプローブ１０５及び信号処理装置１１５は、入力ノード２０４においては時定数がミスマッチしているが、補償システム２２５がフィードバック・ループ回路２４０のある入力増幅回路２３２及び補償デジタル・フィルタ２５６を有し、信号取込みシステム１１５の周波数帯域幅に渡ってフラットを維持するための極−零点対を提供する。 - 特許庁

In this phase synchronous circuit responding to a regenerative signal of an optical disk, a deciding means 28 generates a gain control signal in accordance with the magnitude of a phase error inputted to a loop filter, and a fast pulling operation and phase tracking whose noise is small are made possible by controlling coefficients (G, C1 and C2) deciding a response characteristic with it.例文帳に追加

光ディスクの再生信号に応答する位相同期回路において、ループフィルタに入力される位相誤差の大きさに応じて判定手段２８でゲインコントロール信号を生成し、これにより応答特性を決定する係数（Ｇ，Ｃ１，Ｃ２）を制御するように構成したので、高速引き込み動作と、ノイズの少ない位相トラッキングが可能である。 - 特許庁

In a radio communication apparatus TR comprising a PLL frequency synthesizer and is equipped with transmission/reception functions of multiple modes is response to operation of a mode switchover means, a time constant switchover means 35, which switches over time constant circuits RC1 and RC2 for a loop filter 33 of the PLL frequency synthesizer 3 in linkage with operation of the mode switchover means, is provided.例文帳に追加

ＰＬＬ周波数シンセサイザを有して、モード切り換え手段の操作に応じて複数のモードの送受信機能を備えた無線通信機ＴＲにおいて、ＰＬＬ周波数シンセサイザ３のループフィルタ３３の時定数回路ＲＣ１，ＲＣ２をモード切り換え手段の操作に連動させて切り換える時定数切り換え手段３５を備えた。 - 特許庁

The carrier phase error calculating part 1 outputs a carrier phase error calculated based on a maximum likelihood method to the carrier NCO 2 via the carrier loop filter 3, based on the carrier phase inputted from the carrier NCO 2, the CM code signal inputted from the CM code generator 10a, and the CL code signal inputted from the CL code generator 10b.例文帳に追加

キャリア位相誤差演算部１は、キャリアＮＣＯ２から入力されたキャリア位相と、ＣＭコード発生器１０ａから入力されたＣＭコード信号と、ＣＬコード発生器１０ｂから入力されたＣＬコード信号とに基づき、最尤法に基づき算出されたキャリア位相誤差をキャリアループフィルタ３を介してキャリアＮＣＯ２に出力する。 - 特許庁

A filter for removing signals from an off-hook detection circuit 83 for DC loop detection generated at switching of a DC application source to a telephone set from a PCI (output terminal) for supplying a DC voltage to the telephone set 91 to a telephone line by an H-relay 84 is provided in the processing circuits XESSR2-ESSESTS2 inside an NMIG 112.例文帳に追加

Ｈリレー８４により電話機への直流印加源を電話機９１へ直流電圧を供給するＰＣＩ２００２から電話回線へ切り替える際に発生する直流ループ検出のためのオフフック検出回路８３からの信号を除去するフィルターをＮＭＩＧ１１２内のＸＥＳＳＲ２〜ＥＳＳＳＴＳ２の処理回路に設ける。 - 特許庁

This VCO 44 consists of a V-I converter 45 for converting an output voltage of a loop filter 13 into a current, a current limiting circuit 46 for limiting an output current of the V-I converter 45, and an ICO (current controlled oscillator) 47 whose oscillation frequency is determined by an output current from the circuit 46.例文帳に追加

このＶＣＯ４４は、ループフィルタ１３の出力電圧を電流に変換するＶ−Ｉ変換器４５と、このＶ−Ｉ変換器４５の出力電流を制限する電流制限回路４６と、この電流制限回路４６からの出力電流により発振周波数が決定されるＩＣＯ（電流制御発振器）４７とからなる。 - 特許庁

The jitter elimination circuit 150 is constituted of a PLL circuit including a phase comparator for comparing a reference clock signal with a feedback clock signal in phase and outputting a phase difference signal, a loop filter for smoothing the phase difference signal and outputting a control voltage, and a voltage controlled oscillator for generating a feedback clock signal of frequency corresponding to the control voltage.例文帳に追加

ジッタ除去回路１５０は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の帰還クロック信号を生成する電圧制御発振器とを含むＰＬＬ回路で構成される。 - 特許庁