「memory LSI」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In a memory cell MC included in a memory circuit 3 of a system LSI, the gate electrode 43 of an N-channel MOS transistor Q and the cell plate electrode 48 of a capacitor C are formed out of a single wiring layer.例文帳に追加

システムＬＳＩのメモリ回路部３に含まれるメモリセルＭＣにおいて、ＮチャネルＭＯＳトランジスタＱのゲート電極４３とキャパシタＣのセルプレート電極４８とを同一配線層で形成する。 - 特許庁

To avoid keeping outputting an access signal to a memory in which an address bus is a long time 1 when the memory executes data transfer in a handshake accessing method with an LSI connected to a plurality of memories.例文帳に追加

ＬＳＩが複数のメモリと接続されていて、メモリがハンドシェイクアクセス方式でデータ転送を実行する場合に、アドレスバスが長時間１のメモリに対するアクセス信号を出力し続けることを回避する。 - 特許庁

To provide a test method for semiconductor memory circuits capable of transmitting path-fail data of a plurality of memories incorporated in a system LSI at a short period of time.例文帳に追加

システムＬＳＩに内蔵された複数のメモリのパスフェイルデータを、短い時間で送信できる半導体メモリ回路のテスト方法を提供することにある。 - 特許庁

The temperature sensor 1, including the first and second temperature sensors 2, 3, a data calculation section 4, and a nonvolatile memory 5, is built into the semiconductor integrated circuit LSI.例文帳に追加

半導体集積回路ＬＳＩは、第１と第２の温度センサ２、３、データ演算部４、不揮発性メモリ５を含む温度センサ１を内蔵する。 - 特許庁

To reduce the number of test patterns and a test time in a test of a memory of a RAM and the like incorporated in a LSI, and to enable a test by actual operation speed.例文帳に追加

ＬＳＩに内蔵されたＲＡＭ等のメモリのテストにおけるテストパターン数およびテスト時間を削減し、また実動作スピードによるテストを可能とする。 - 特許庁

To provide an image coding device and method that can meet the requirements of an LSI design for the encoding algorithm in compliance with the JPEG 2000 that takes into account the computing time and the memory capacity.例文帳に追加

ＪＰＥＧ２０００の符号化アルゴリズムをＬＳＩで実装するには計算時間やメモリ容量を考慮した設計が要求される。 - 特許庁

Logical circuit simulation 302 is executed by using an RT net list of the entire LSI and a test pattern 301 to collect the number 303 of memory accesses.例文帳に追加

ＬＳＩ全体のＲＴネットリスト及びテストパタン３０１を用いて論理回路シミュレーション３０２を実行し、メモリアクセス回数３０３を収集しておく。 - 特許庁

To manufacture a semiconductor non-volatile storage device in which a source resistor having no problem about LSI operation can be formed in accordance with the miniaturization of a memory cell.例文帳に追加

メモリーセルの微細化に伴い、ＬＳＩ動作上問題のないソース抵抗を形成できる半導体不揮発性記憶装置を提供すること。 - 特許庁

To reduce the cost of a system LSI by shortening a fuse cut off process and reducing the area of a memory chip whose manufacturing process cost is more expensive than that of a logic chip.例文帳に追加

ヒューズ切断工程を短縮し、製造プロセスコストがロジックチップよりも高価なメモリチップの面積を縮小してシステムＬＳＩコストを低減する。 - 特許庁

Therefore, a system LSI in which current consumption in the memory array is reduced can be realized by performing fine clock control.例文帳に追加

したがって、きめ細かなクロック制御を行なうことによりメモリアレイにおける消費電流が低減されたシステムＬＳＩを実現することが可能となる。 - 特許庁

Also, an image processing LSI 57, a flash memory 62 and an SDRAM 63 as electrical components for electronic photographing are integrally formed to one digital unit 101.例文帳に追加

また、電子撮像に関わる電気部品として、画像処理ＬＳＩ５７と、フラッシュメモリ６２と、ＳＤＲＡＭ６３とをまとめて一つのデジタルユニット１０１とする。 - 特許庁

A DSP (digital signal processor) 20 of an LSI (large scale integrated circuit) 13 executes a boot program and downloads an execution program 10 by using a function of DMA_-CNT (direct memory access controller) 21 in the process.例文帳に追加

ＬＳＩ３のＤＳＰ２０は、ブートプログラムを実行し、その過程で、ＤＭＡ＿ＣＮＴ２１の機能を用いて、実行プログラム１０をダウンロードする。 - 特許庁

To provide a defect analyzer for a memory LSI which can efficiently detect regularity of defect caused partially, and a defect analysis method.例文帳に追加

部分的に発生した不良の規則性を効率良く検出することができるメモリＬＳＩの不良解析装置及び不良解析方法を提供する。 - 特許庁

And a local source LSI is charged through a memory cell S, and word line voltage VWW for write is supplied to the selection word line S-WL.例文帳に追加

そして、メモリセルＳを介して、ローカルソースＬＳ１をチャージし、選択ワード線Ｓ−ＷＬに書き込み用ワード線電圧ＶＷＷを供給する。 - 特許庁

A heat exchanger plate 111 has one end in contact with and fixated on a package of a system LSI 110 and the other end disposed in the vicinity of the shape-memory alloy A109.例文帳に追加

伝熱板１１１は一端をシステムＬＳＩ１１０のパッケージに接触固定し他端を形状記憶合金Ａ１０９近辺に配置する。 - 特許庁

To provide a semiconductor device that can restrain a chip area to monitor an LSI (large scale integrated circuit) internal signal in real time with a limited memory capacity.例文帳に追加

本発明はチップ面積を抑えて、限られたメモリ容量でＬＳＩの内部信号をリアルタイムモニタ可能な半導体装置の提供することを目的とする。 - 特許庁

A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.例文帳に追加

コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁

This system LSI 30 is connected with a first external memory 32 being a bus slave connected to a low speed bus 40 via an external bus controller 70, and a second external memory 34 being the other bus slave connected to a high speed bus 42 via an external memory controller 70.例文帳に追加

システムＬＳＩ３０には、低速バス４０に外部バスコントローラ７０を介して接続されたバススレーブである第１の外部メモリ３２と、高速バス４２に外部メモリコントローラ７０を介して接続された他のバススレーブである第２の外部メモリ３４とが接続される。 - 特許庁

To provide an semiconductor memory device which does not depend on the structure or the writing voltage, easily decreasing the tip area for the memory part, and realizing the cost reduction of LSI by utilizing peripheral logic circuit, and apparently memorizing a plurality of bits per one memory cell.例文帳に追加

メモリセルの構造、書込み電圧に依存せず、周辺論理回路を利用して見掛け上、メモリセル１セルあたりに複数ビットを記憶させ、容易にメモリ部のチップ面積を縮小して、ＬＳＩの低コスト化を実現する半導体記憶装置を提供する。 - 特許庁

In the case of carrying out a unit test of the memory chip 2, a test program which is written in programming language for an LSI tester for testing the memory chip 2 by a unit is converted to machine language executable by a CPU 4.例文帳に追加

メモリチップ２の単体検査を実施する場合、まずＬＳＩテスタ用のプログラム言語で記述されたメモリチップ２を単体で検査するためのテストプログラムを、ＣＰＵ４によって実行可能な機械語データに変換する。 - 特許庁

In the case of facsimile-transmitting the read image, the read image is passed through the image processing LSI 10a and stored in the page memory 3a and it is read, encoded in a codec 12 and stored in an image memory (DRAM) 4.例文帳に追加

読み取り画像をファクシミリ送信する場合は、読み取った画像を画処理ＬＳＩ１０ａを経てページメモリ３ａに格納し、これを読み出し、コーデック１２で符号化して、画像メモリ（ＤＲＡＭ）４に格納する。 - 特許庁

To efficiently test a case that a branching operation to an address outside a range of an on-chip memory is generated, in an LSI to perform a self-test by a built-in test function based on a test program to be stored in the on-chip memory.例文帳に追加

オンチップメモリに格納されるテストプログラムに基づき、ビルトインテスト機能によりセルフテストを行うＬＳＩにおいて、オンチップメモリの範囲外のアドレスへの分岐動作が発生するケースを効率よくテストする。 - 特許庁

To provide a memory which realizes a reduction of a test period and an improvement in test accuracy in high operating frequency by switching an operating mode according to DMA test entries, and to provide a system LSI which incorporates the memory.例文帳に追加

ＤＭＡテスト項目に応じ動作モードを切り換えることで検査時間の短縮と高い動作周波数での検査精度の向上とを実現するメモリ、及びそれを内蔵するシステムＬＳＩを提供する。 - 特許庁

Thereby, interchangeability of an input/output terminal with the general purpose memory LSI can be kept, the increasing of the number of input/output terminals can be reduced, and increasing of memory access delay due to restriction of command issue can be prevented.例文帳に追加

これにより、汎用メモリＬＳＩとの入出力端子の互換性を維持し又は、入出力端子数の増加を低減し、且つ、コマンド発行の制限によるメモリアクセス遅延の増加を防ぐことができる。 - 特許庁

To obtain an associative memory cell that enables energy-saving during a retrieval operation; an associative memory cell array that takes measure to execute retrieval operation under low power consumption and realizes speed-up; an address retrieval memory using the associative memory cell array; and a network address retrieving device having a system LSI with excellent usability.例文帳に追加

検索動作時の低消費電力化を可能にする連想メモリセル、検索動作を低消費電力のもとで実行できる方策を講じて高速化を可能にする連想メモリセルアレイ、それを用いたアドレス検索メモリおよび使い勝手の優れたシステムＬＳＩたるネットワークアドレス検索装置を得ること。 - 特許庁

To provide a debugging system capable of acquiring detail information on transitions of a program counter in a LSI and memory busses and the like without need for a specified ICE and even if an internal operation state of the LSI is monitored partially from a monitor output-terminal under constraints of the number of external terminals in a LSI system installed a CPU and the like.例文帳に追加

ＣＰＵなどが組み込まれたシステムＬＳＩにおいて、専用ＩＣＥが必要なく、また外部端子数の都合上モニタ出力端子からＬＳＩ内部の動作状態を断片的にしかえられなくても、ＬＳＩ内部のプログラムカウンタの遷移やメモリバスの遷移などの詳細な情報を得ることができるデバッグシステムを提供する。 - 特許庁

A FPGA (field programmable gate array) 25a, CPLDs (complex programmable logic devices) 25b, 25c and 25d, a PLD (programmable logic device) 27, SRAMs 28a and 28b, and a flash memory 23 are installed on an LSI integrated board 21A.例文帳に追加

ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。 - 特許庁

An input output interface 101 is provided to be fit to an input output interface provided in the inspection-objective LSI, and the testing data is stored in a memory 103 for the testing data.例文帳に追加

検査対象ＬＳＩが有する入出力インターフェースに適合する入出力インターフェース１０１が設けられ、テストデータ用メモリ１０３にテスト用データが格納される。 - 特許庁

To prevent a broken image from being displayed by suppressing an excess of the bandwidth of a data bus between a video signal processing LSI and an external memory thereof.例文帳に追加

映像信号処理ＬＳＩと、当該映像信号処理ＬＳＩの外付けメモリとの間のデータバスのバンド幅を超えず、破綻した映像が表示されないようにする。 - 特許庁

To provide a communication frame transmitting device which is able to transmit transfer data once the data are determined and can be actualized with a small-capacity memory built in a communication LSI with ease.例文帳に追加

転送データが確定次第送信が行え、通信用ＬＳＩに組み込みの容易な少容量のメモリで実現できる通信フレーム送信装置を提供する。 - 特許庁

To provide an image synthesizing apparatus capable of composing video images from two cameras in real time without the need for using an image processing exclusive LSI and an image memory.例文帳に追加

画像処理専用ＬＳＩや画像メモリを使用することなく、リアルタイムでカメラ２台からの映像を合成することが可能な画像合成装置を提供する。 - 特許庁

Image data to which information compression processing is performed by an MPEG2 encoder LSI 22 are stored through an FIFO write control circuit 23 in an FIFO memory 24.例文帳に追加

ＭＰＥＧ２エンコーダＬＳＩ２２により情報圧縮処理が施された画像データは、ＦＩＦＯライトコントロール回路２３を介してＦＩＦＯメモリ２４に格納される。 - 特許庁

A secure LSI 1 is provided with an encryption part 2 encrypting a program and an external I/F 50 performing input/output of a program and data from/to an external memory 100.例文帳に追加

セキュアＬＳＩ１は、プログラムの暗号化を行う暗号化部２と、外部メモリ１００との間でプログラムやデータの入出力を行うための外部Ｉ／Ｆ５０とを備えている。 - 特許庁

A communication LSI itself executes decoding by a specified command of the communication to make data hereinafter serve as a writing data for a CPU, and a writing voltage of a flash memory is controlled at the same time.例文帳に追加

通信の特殊コマンドで通信ＬＳＩ自体がこれを解読し以降のデータをＣＰＵの書き込みデータとし同時にフラッシュメモリーの書き込み電圧を制御する。 - 特許庁

A secure LSI 1 is provided with an encryption part 2 for encrypting a program and an external I/F for inputting/outputting the program or data with an external memory 100.例文帳に追加

セキュアＬＳＩ１は、プログラムの暗号化を行う暗号化部２と、外部メモリ１００との間でプログラムやデータの入出力を行うための外部Ｉ／Ｆ５０とを備えている。 - 特許庁

To reduce the time of for the overall write operation cycle, including reading and erasure, and enhance affinity with a CMOS process for facilitating realization of a low-cost memory hybrid system LSI.例文帳に追加

読み出し，消去を含めた書き込み動作サイクル全体の時間が短く、ＣＭＯＳプロセスとの親和性が高くして、低コストのメモリ混載システムＬＳＩの実現を容易にする。 - 特許庁

To facilitate and quicken a test for a macro circuit, related to an electronic circuit system having a logic circuit and a memory circuit as the macro circuit like a system LSI or the like.例文帳に追加

システムＬＳＩ等のように、マクロ回路として、ロジック回路及びメモリ回路を有する電子回路システムに関し、マクロ回路の試験の容易化、高速化を図る。 - 特許庁

A secure LSI 1 includes an encryption unit 2 which encrypts a program and an external I/F 50 for inputting and outputting a program and data to and from an external memory 100.例文帳に追加

セキュアＬＳＩ１は、プログラムの暗号化を行う暗号化部２と、外部メモリ１００との間でプログラムやデータの入出力を行うための外部Ｉ／Ｆ５０とを備えている。 - 特許庁

Empty hardware interruption is not carried out even if an idle area is generated in the memory 2 after the CPU 4 (or the LSI 3) recognizes the mark character.例文帳に追加

ＣＰＵ２（又は通信用ＬＳＩ３）がマークキャラクタを認識した後にＦＩＦＯバッファメモリ４に空き領域が生じてもエンプティのハード割り込みを実行しない。 - 特許庁

In a system having an LSI equipped with a secure memory, the LSIs having common constitution are set to a "development mode" different from an "article operation mode" and a program is developed.例文帳に追加

セキュアメモリを備えたＬＳＩを有するシステムについて、構成が共通のＬＳＩを、＜商品動作モード＞とは異なる＜開発モード＞に設定して、プログラムの開発を行う。 - 特許庁

The controller LSI 21 executes the interface control of the SD memory card (security data access control and memory access control to the flash memory 22) together with high-order protocol control by running a protocol control program and an SD card interface control program in a ROM 21b by an MPU 21a.例文帳に追加

コントローラＬＳＩ２１は、ＭＰＵ２１ａによりＲＯＭ２１ｂ中のプロトコル制御プログラム、ＳＤカードインタフェース制御プログラムを実行することで、上位のプロトコル制御と共に、ＳＤメモリカードのインタフェース制御（セキュリティデータアクセス制御、フラッシュメモリ２２に対するメモリアクセス制御）を実行する。 - 特許庁

After all the data outputted by the LSI 104 correspondently to the data 124 is taken in and held by the memory 6, a test control means 106 controls the memory 6 and an expected-value memory 4 so that the memories 4, 6 successively output their held data to a comparison circuit 112.例文帳に追加

そして試験制御手段１０６はテストパターンデータ１２４にそれぞれ対応してＬＳＩ１０４が出力するデータを結果メモリー６がすべて取り込んで保持した後、結果メモリー６および期待値メモリー４を制御して各メモリーが保持するデータを順次、比較回路１１２に出力させる。 - 特許庁

An LSI tester connected to a terminal 12 decides a microcomputer as acceptable when an output from the terminal 12 is '1' about all memory addresses and decides as unacceptable when even one memory address is '0'.例文帳に追加

端子１２に接続されているＬＳＩテスタにより、端子１２からの出力がすべてのメモリアドレスについて”１”であればマイクロコンピュータは良品と判定され、１つのメモリアドレスでも”０”であれば不良品であると判定される。 - 特許庁

To read data in a memory at a speed similar to that for reading form a normal register, without increasing the arguments of communication between processors even if the volume of a memory incorporated in a functional circuit such as LSI is increased.例文帳に追加

ＬＳＩ等の機能回路が内蔵するメモリの容量が増加した場合でも、プロセッサ間通信の引数を増加させることなく、メモリ内のデータを通常レジスタの読み出しと同等の速度で読み出しことを可能にする。 - 特許庁

In the system LSI carrying the large-scale logic circuit and the memory, the on-chip first memory allows error correction according to the error correction code, so that soft error resistance to the stored information can be improved.例文帳に追加

大規模論理回路とメモリを搭載した所謂システムＬＳＩにおいて、オンチップの第１メモリは誤り訂正コードによる誤り訂正が可能にされるから、その記憶情報に対しするソフトエラー耐性を向上させることができる。 - 特許庁