「memory LSI」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.例文帳に追加

このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁

To provide an automatic generating method for a LSI test pattern program which can generate automatically a test pattern program easily when capacity, the number of I/O, and the like are changed, its device, and a LSI test method, in a semiconductor memory such as a DRAM, a SRAM, a FLASH, or the like.例文帳に追加

ＤＲＡＭやＳＲＡＭやＦＬＡＳＨなどの半導体メモリにおいて、容量やＩ／Ｏ数などが変更されたとき容易にテストパターンプログラムを自動生成できるようにしたＬＳＩテストパターンプログラム自動生成方法およびその装置並びにＬＳＩテスト方法を提供することにある。 - 特許庁

A memory LSI comprising a product code ECC circuit comprises a means for solely operating one of first and second codes of a product code, respectively in a test mode.例文帳に追加

積符号のＥＣＣ回路を備えたメモリＬＳＩにおいて、テストモード時、積符号の第１、第２符号のうち、一方の符号をそれぞれを単独で動作させる手段を備えている。 - 特許庁

It is possible to test the entire memory space by setting not so as to finish a test even if an output of the terminal 12 does not coincide with a test pattern due to the setting of the LSI tester.例文帳に追加

ＬＳＩテスタの設定で端子１２の出力がテストパターンと一致しなくてもテストを終了しないように設定することで、全メモリ空間をテストすることができる。 - 特許庁

A first switch is provided between a logic circuit in a system LSI and a first power line, and a second switch is provided between at least a part of a nonvolatile memory and the first power line.例文帳に追加

システムＬＳＩ中のロジック回路と第１電源線の間に第１スイッチを設けるとともに、揮発メモリの少なくとも一部と第１電源線の間に第２スイッチを設ける。 - 特許庁

A critical path margin measuring function 102 previously measures a limit value for a critical path in an LSI 101, and the measured result is stored in a memory 114 for storing a delay monitor result.例文帳に追加

クリティカルパスマージン測定機能１０２は予めＬＳＩ１０１の内部のクリティカルパスの限界値を測定し、その測定結果を遅延モニタ結果記憶用メモリ１１４に保持する。 - 特許庁

Also, this problem can be solved by also a method in which a processor and a ROM in which compressing and expanding program are recorded are integrated on a memory LSI with one chip instead of the logic circuit.例文帳に追加

また、論理回路の代わりに、プロセッサとプロセッサを制御する圧縮伸張プログラムを記録したＲＯＭをメモリＬＳＩ上にワンチップ集積する方法によっても解決できる。 - 特許庁

When a test is made, a test signal from an external LSI tester is directly inputted into the memory element 31 by a control signal for the input changeover circuit 21 from the outside.例文帳に追加

テスト時には、外部からの入力切り替え回路制御信号によって、外部のＬＳＩテスタからのテスト信号が直にメモリ素子３１に入力される構成とされている。 - 特許庁

A clock control circuit (103) down-converting an internal clock (Φ1) of LSI (101) is provided and a control system operating an associative memory circuit (102) using a slowed control signal is provided.例文帳に追加

ＬＳＩ（１０１）の内部クロック（Φ１）をダウンコンバートするクロック制御回路（１０３）を設け、遅くした制御信号を用いて連想メモリ回路（１０２）を動作させる制御方式を提供する。 - 特許庁

To shorten failure analysis time for an LSI and perform a failure analysis meeting the increase in data quantity due to increase in the memory capacity and diameter of a wafer.例文帳に追加

ＬＳＩに対する不良解析処理時間を短縮すると共に、メモリの大容量化、ウエハの大口径化に伴うデータ量の増大に対応した不良解析を可能にする。 - 特許庁

To provide an easily constitutable image data transmitting device by using an LSI for information compression processing which is not mounted with any interface function under the consideration of its connection to an external memory.例文帳に追加

外部メモリとの接続を考慮したインターフェース機能を搭載していない情報圧縮処理用ＬＳＩを用いて容易に構成可能な画像データ伝送装置を提供する。 - 特許庁

To obtain an integrated circuit device which is connected with an external circuit in accordance with the specification of an external LSI and an external memory without prolonging the design period in order to set the delay time of a signal.例文帳に追加

信号の遅延時間を設定するために、設計期間の増大などを招くことなく、外部ＬＳＩ及び外部メモリなどの仕様に合わせて、外部回路に接続することができる。 - 特許庁

When receiving a read request from the host device through a controller LSI 15, the data merge section 14 automatically assigns access destinations between the media server and the flash memory 11.例文帳に追加

データマージ部１４は、コントローラＬＳＩ１５を介してホスト装置からのリード要求を受信した場合には、アクセス先を、メディアサーバとフラッシュメモリ１１との間で自動的に振り分ける。 - 特許庁

To provide a logic simulation device which reduces a memory quantity to be used and a simulation time in the case of simulating the entire LSI circuit being a simulation object.例文帳に追加

シミュレーション対象であるＬＳＩ回路全体に対して、シミュレーションをおこなう際に使用するメモリ量を削減、シミュレーション時間を短縮する論理シミュレーション装置の提供。 - 特許庁

A program and a waveform ROM 3 are externally connected to a sound source LSI 1 via an external memory input and output section comprising selector 12, a gate circuit 13 and an S signal generation circuit 14.例文帳に追加

プログラム及び波形ＲＯＭ３は、セレクタ１２、ゲート回路１３、およびＳ信号発生部１４からなる外部メモリ入出力部を介して音源ＬＳＩ１に外部接続されている。 - 特許庁

Further, when the mode transits to a capture read mode, the camera system LSI 6 temporarily stores the image signal in which all pixels are read to an image memory 7, reads the image signal and detects it.例文帳に追加

また、キャプチャ読み出しモードに遷移すると、カメラシステムＬＳＩ６は全画素分が読み出された画像信号を一時的に画像メモリ７に記憶させた後、読み出して検波を行う。 - 特許庁

In an HDC(Hard Disk Controller) being an LSI for controlling a disk memory, a read cache control part 104 is provided with a host address latch part 105, a hit decision part 106, and a cache data table 107.例文帳に追加

ディスク記憶装置制御用ＬＳＩであるＨＤＣ(Hard Disk Controller)において、リードキャッシュ制御部１０４内にホストアドレスラッチ部１０５と、ヒット判定部１０６と、キャッシュデータテーブル１０７を持つ。 - 特許庁

In receipt of notification of the command queue number and the top address from the CPU 1, the LSI 3 receives the access command group information in the memory area and temporarily stores them for sequential execution.例文帳に追加

ＬＳＩ３はＣＰＵ１からコマンドキュー番号と先頭アドレスとの通知を受けると、該当のメモリ領域のアクセスコマンド群の情報を引取り、それらを一時的に記憶して順次実行する。 - 特許庁

A secure LSI 1 as a semiconductor device includes an encryption part 2 for encrypting a program and an external I/F 50 for inputting/outputting a program or data between the external I/F 50 and an external memory 100.例文帳に追加

セキュアＬＳＩ１は、プログラムの暗号化を行う暗号化部２と、外部メモリ１００との間でプログラムやデータの入出力を行うための外部Ｉ／Ｆ５０とを備えている。 - 特許庁

In the semiconductor circuit device and its inspection method, an analog memory is packaged in a power output of the liquid crystal driving LSI, a liquid crystal driving voltage is accumulated in the memory and the data are successively transmitted by an analog shift circuit, thereby remarkably reducing the inspection time.例文帳に追加

液晶駆動ＬＳＩの電力出力にアナログメモリを搭載し、液晶駆動電圧をメモリに蓄え、そのデーターを順じアナログシフト回路で伝送し、検査時間を大幅に削減した半導体回路装置及び検査方法である。 - 特許庁

To provide a new method for evaluating characteristics of a ferroelectric material which is capable of easily evaluating the characteristics of a micro region of ferroelectric material such as an LSI memory using the ferroelectric material as a memory medium with high resolution at a high speed.例文帳に追加

強誘電体特性を評価する新たな方法を提供し、強誘電体材料をメモリー媒体とするＬＳＩメモリーのような微小領域の強誘電体特性を高速に、高分解ので、かつ、簡易に評価できる方法を提供する。 - 特許庁

The frequency of the system clock outputted from a 27 MHz clock control circuit 226 being a reference of a decoder LSI 224 is fine-adjusted so that a data residual amount is within a reference range in response to a state that a data residual amount of an FIFO memory 222 provided to a pre- stage of the decoder LSI 224 is increased/decreased.例文帳に追加

デコーダＬＳＩ２２４の前段に設けたＦＩＦＯメモリ２２２のデータ残量が増減する状況に応じて、データ残量が基準範囲内となるように、デコーダＬＳＩ２２４の基準となる２７ＭＨｚクロックコントロール回路２２６から出力されるシステムクロックの周波数を微調整する。 - 特許庁

To provide a CPU built-in LSI where the use capacity of an RAM is reduced and an optical disk device using it by partially integrating software recorded in an external memory in an RAM.例文帳に追加

外部メモリに記録されたソフトウェアを部分的にＲＡＭに組み込むことにより、ＲＡＭの使用容量を小さく抑えたＣＰＵ内蔵型ＬＳＩおよびこれを用いた光ディスク装置を提供する。 - 特許庁

To obtain a memory LSI provided with a compressed data I/O function and capable of extending effective bus band width by reducing data transfer volume and suppressing a transfer loss at the time of transferring variable length compressed data.例文帳に追加

データ転送量を削減すると伴に、可変長圧縮データ転送時の転送損失を抑えて実効的なバス・バンド幅を拡大可能な圧縮データ入出力機能付メモリＬＳＩを提供する。 - 特許庁

The application CPU 110 reads an image signal stored in the memory 150 and transfers image signals constituting one read image to a video output LSI 190 in each odd or even line.例文帳に追加

アプリＣＰＵ１１０は、メモリ１５０に格納された画像信号を読み出して、読み出した一画面を形成する画像信号を奇数行または偶数行毎にビデオ出力ＬＳＩ１９０に転送する。 - 特許庁

In a control LSI 12, a CPU core 21 which executes a program and an internal bus 27 to be used for the core 21 to perform access to a memory space are integrated on the same semiconductor substrate.例文帳に追加

制御ＬＳＩ１２には、プログラムを実行するＣＰＵコア２１及びＣＰＵコア２１がメモリ空間をアクセスする際に使用する内部バス２７が同一の半導体基板上に集積されている。 - 特許庁

The speech synthesis LSI reads data for speech signals in the memory for speech signals present in a specific address, in response to an instruction from the CPU, and outputs the speech signal from a speaker SP.例文帳に追加

音声合成ＬＳＩは、ＣＰＵからの指令に応答して特定のアドレスにある音声信号用メモリ内の音声信号用データを読み出し音声信号をスピーカＳＰから出力する。 - 特許庁

An output circuit 15 detects the present temperature in the LSI by calculation using the current measurement forward voltage VF2 and the forward voltage VF1 read out from the non-volatile memory 14.例文帳に追加

出力回路１５は、現在の測定順方向電圧ＶＦ２と、不揮発性メモリ１４から読み出した順方向電圧ＶＦ１とを用いた演算により現在のＬＳＩ内の温度を検出する。 - 特許庁

To prevent the capacity of a memory constituting a subfield coding circuit in a plasma display panel from increasing, and accordingly to prevent the chip size of an LSI, where the subfield coding circuit is formed, from being increased.例文帳に追加

プラズマディスプレイパネルにおけるサブフィールドコーディング回路を構成するメモリの容量の増大を防止し、ひいては、サブフィールドコーディング回路が形成されているＬＳＩのチップサイズの増大を防止する。 - 特許庁

When the disk player is started, an adjusted value at the previous time is read out from a memory 32 by a system controller 30, and this adjusted value is set in a servo LSI 20 as an initial value at the servo adjustment.例文帳に追加

ディスク再生装置の起動時に、システムコントローラ３０は、前回の調整値をメモリ３２から読み出して、この調整値をサーボ調整における初期値としてサーボＬＳＩ２０に設定する。 - 特許庁

To provide an image recognition processor having reduced memory quantity of an LSI for an image recognition process, preventing reduction in the recognition ability due to the degradation of image quality regarding the image recognition process.例文帳に追加

画像認識処理に関し、特に画像認識処理用ＬＳＩのメモリ量を削減し、画質の劣化による認識能力の低下を防止した車載用の画像認識処理装置を提供する。 - 特許庁

Thereafter, during operation of an LSI, a write-in/read-out circuit 13 of the memory data measures a forward voltage VF2 obtained when the constant current I1 is made to flow through the PN junction diode of the PNP transistor 11.例文帳に追加

その後ＬＳＩの動作時に、メモリデータの書き込み／読出し回路１３は、ＰＮＰトランジスタ１１のＰＮ接合ダイオードに定電流Ｉ１を流したときの順方向電圧ＶＦ２を測定する。 - 特許庁

A power outage detecting function incorporated in an RTC 5 is used to check the reliability of information transmitted to a system LSI 8 from a memory insertion and removal detecting means 6 and a hit detecting means 7.例文帳に追加

メモリ挿抜検出手段６及び瞬断検出手段７からシステムＬＳＩ８に送られる情報の信頼性をチェックするためＲＴＣ５に内蔵されている停電検出機能を用いる。 - 特許庁

A test pattern 20 which is generated, by compressing data corresponding respective pins of an LSI 70 by using an algorithm enabling the data to be decompressed (easily) in real time, is stored in a pattern memory 40 of a pattern generator 30.例文帳に追加

パターンジェネレーター３０のパターンメモリ４０には、ＬＳＩ７０の各ピンに対応するデータがそれぞれリアルタイムに伸張可能（容易）なアルゴリズムで圧縮されたテストパターン２０が格納される。 - 特許庁

The portable communication device simultaneously includes a memory 11 used exclusively for the liquid crystal display element for memorizing the image data to be displayed on an LCD panel 14 and a memory 15 used exclusively for the television display LSI for memorizing the image data to be displayed on a television screen 23 of a size different in display size from the LCD panel 14.例文帳に追加

ＬＣＤパネル１４に表示させる画像データを記憶する液晶表示部専用メモリ１１とＬＣＤパネル１４とは表示サイズの異なるテレビ画面２３に表示させる画像データを記憶するテレビ表示ＬＳＩ専用メモリ１５とを同時に具備する。 - 特許庁

To provide a semiconductor device wherein a memory of small storage capacity is formed at high yield even if, related to a system LSI on which a memory comprising a trenched capacitor is mounted, an etching condition is standardized for forming a deep trench among generations.例文帳に追加

トレンチ型のキャパシタを有するメモリ部を搭載したシステムＬＳＩにおいて、各世代でディープトレンチを形成する際のエッチング条件の標準化した場合でも、低記憶容量のメモリを歩留まりよく形成することができる半導体装置を提供することを目的としている。 - 特許庁

Only a first level shift circuit LSI out of two kinds of level shift circuits is arranged at a local word drive line driving circuit LWD being near from a memory cell array MCA, a second level shift circuit LS2 is arranged at a global word drive line driving circuit GWD being far from the memory cell array MCA.例文帳に追加

メモリセルアレイＭＣＡから近い、ローカルワードドライブ線駆動回路ＬＷＤには、二種類のレベルシフト回路のうちの第１のレベルシフト回路ＬＳ１のみを配置し、第２のレベルシフト回路ＬＳ２をメモリセルアレイＭＣＡから離れたグローバルワードドライブ線駆動回路ＧＷＤに配置している。 - 特許庁

the plural line buffer type memory LSI with collating function is mainly constituted of a large capacity memory section 11 and a plural line buffer sections 12 with parallel collating function, and performs parallel collating operation for data pre-fetched to the plural line buffer section with parallel collating function from a memory section by receiving a collating command through an external input terminals.例文帳に追加

照合機能付き複数ラインバッファ型メモリＬＳＩ１は、主に大容量のメモリ部１１と並列照合機能付き複数ラインバッファ部１２から構成されて、外部入力端子を介して照合コマンドを受けることによりメモリ部から並列照合機能付き複数ラインバッファ部にプリフェッチされたデータに対して並列照合動作を行う。 - 特許庁

Furthermore, the sound source LSI receives the musical sound sample through burst transfer from the delay memory 30D in a plurality of channel processing sets CH2 or the like and generates samples of an initial reflecting sound and a rear reverberation sound from the musical sound sample.例文帳に追加

また、音源ＬＳＩは、複数のチャネル処理ＣＨ２等において、遅延メモリ３０Ｄからバースト転送により楽音のサンプルを受け取り、このサンプルから初期反射音や後部残響音のサンプルを生成する。 - 特許庁

Concretely, this invention contrives a means that uses wiring connection for arrangement conversion of a plurality of the bits and supply of arithmetic results among memory elements and logic circuits in the large scale integrated circuit so as to realize the simplified circuit and the parallel operations.例文帳に追加

具体的にはLSI内のメモリ素子、論理回路間に複数のビット配列変換や演算結果供給のための結線接続を用いて回路の簡易化と動作の並列化を実現する手段を考案した。 - 特許庁

To provide a flash memory built-in LSI which eliminates the need to specially develop an evaluation chip for program debugging and can verify even the operation that an emulator hardly reproduces faithfully in debugging.例文帳に追加

プログラムデバッグのためにエバリュエーションチップを別途開発する必要がなく、デバッグ時にエミュレータによって忠実な再現が困難な動作についても検証を行うことができるフラッシュメモリ内蔵ＬＳＩを提供する。 - 特許庁

To eliminate the need for a common bus, to make signal transmission efficient, and to simplify the management of signal transmission for an electronic circuit system, which has a logic circuit and a memory circuit as a macro circuit like a system LSI.例文帳に追加

システムＬＳＩ等のように、マクロ回路としてロジック回路及びメモリ回路を有する電子回路システムに関し、従来の共通バスを不要とし、信号伝送の効率化と、信号伝送の管理の簡単化とを図る。 - 特許庁

The driving LSI 50A operates with a master clock MCLK, but reading of the correction data from the fast serial I/F flash memory 40A is performed on the basis of a serial clock SCK synchronized with the master clock MCLK.例文帳に追加

前記駆動ＬＳＩ５０ＡはマスタークロックＭＣＬＫによって動作するが、補正データの高速シリアルＩ／Ｆフラッシュメモリ４０Ａからの読み出しは、マスタークロックＭＣＬＫに同期したシリアルクロックＳＣＫに基づいて行われる。 - 特許庁

To provide a system performance evaluation method and a system performance evaluation device that can accurately compute instruction execution cycles even when the overhead of memory access is zero in a simulator of system LSI.例文帳に追加

システムＬＳＩのシミュレータにおいて、メモリアクセスによるオーバヘッドが０の場合でも、その命令実行サイクル数を正確に算出することができるシステム性能評価方法およびシステム性能評価装置を提供する。 - 特許庁

To reduce the load of a processor and prudently control a power for every function unit in a power saving of a semiconductor integrated circuit (system LSI) having functional units such as a processor, a memory, and a peripheral circuit.例文帳に追加

プロセッサ、メモリ、周辺回路等の機能単位を備えた半導体集積回路（システムＬＳＩ）の省電力化に関し、プロセッサの負荷を軽減し、機能単位毎の木目細かな電力制御を行なうことを課題とする。 - 特許庁