「memory LSI」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a control device operated based on program data, in which operation of a control circuit can be changed by independently rewriting data in a program memory contained in LSI by an easy and inexpensive method.例文帳に追加

プログラムデータで動作する制御装置において、ＬＳＩに内蔵されたプログラムメモリのデータを制御回路の動作とは独立して容易にかつ低コストな方法で書き換えて制御回路の動作を変更可能にする。 - 特許庁

Concretely, voice information stored in a memory is reproduced by a voice synthesis LSI and outputted from a speaker as a ring tone with an incoming call signal received from the mobile phone 100.例文帳に追加

具体的には、携帯式電話機１００からの着信信号入力により、メモリに記録されている音声情報を音声合成ＬＳＩで再生して着信音としてスピーカ２０から出力する構成とする。 - 特許庁

A sound source LSI 20 reads the first and the second waveforms from the memory 14 and synthesizes them by repeatedly reading the first waveforms and successively reads plural kinds of the second waveforms, The first waveforms are the basis of stationary natural sound.例文帳に追加

音源ＬＳＩ２０は、波形メモリ１４から第１波形と第２波形を読み出して合成するが、第１波形に関しては繰り返し読み出し、第２波形に関しては複数種類を順次読み出す。 - 特許庁

The controller is provided with a bridge LSI 130 connected to a control processor 120 and to a communication processor 110, a memory 140 connected to the LSI 130, a system bus interface 160 for connecting the controller to an object 400 to be controlled through a system bus 200, and a network interface 150 for connecting the controller to a terminal 20 through the Internet 10.例文帳に追加

制御用プロセッサ１２０と通信用プロセッサ１１０とのそれぞれに接続されたブリッジＬＳＩ１３０と、ブリッジＬＳＩ１３０に接続されたメモリ１４０，制御対象４００とシステムバス２００を介して接続するためのシステムバスインターフェイス１６０、端末２０とインターネット１０を介して接続するためのネットワークインターフェイス１５０を備えた。 - 特許庁

A facsimile machine 1 selects a card device 20 based on a chip select state held by a backup register part 12 the battery of which is backed up in a facsimile control LSI 2 after reset and rewrites the system program in a flash memory 7 by a system program in the card device 20 in rewrite of the system program in the flash memory 7.例文帳に追加

ファクシミリ装置１は、フラッシュメモリ７内のシステムプログラムの書き替えに際して、リセット後のファクシミリ制御ＬＳＩ２内のバッテリバックアップされたバックアップレジスタ部１２の保持するチップセレクト状態に基づいて、カードデバイス２０を選択して、カードデバイス２０内のシステムプログラムでフラッシュメモリ７内のシステムプログラムを書き替えている。 - 特許庁

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.例文帳に追加

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁

To reduce the area of an LSI by realizing a HARQ (Hybrid Auto Request) even when the memory size of a data storage part is small while suppressing performance deterioration and to reduce a current consumption by reducing access frequencies to the data storage part.例文帳に追加

性能劣化を抑えながらデータ格納部のメモリサイズが小さくでもＨＡＲＱを実現して、ＬＳＩの面積を削減すること、およびデータ格納部へのアクセス頻度を低くすることにより消費電流を小さくすること。 - 特許庁

A CPU 1 setting information on access command group to I/O buses 120-12n in a command queue 2 arranged on a memory, writes a queue number and a top address of the command queue in a command control register for notifying an LSI 3 of them.例文帳に追加

ＣＰＵ１はメモリ上に設けられたコマンドキュー２にＩ／Ｏバス１２０〜１２ｎへのアクセスコマンド群の情報を設定し、コマンド制御レジスタに対してキュー番号とコマンドキューの先頭アドレスとを書込んでＬＳＩ３へ通知する。 - 特許庁

The circuit for testing cores consisting of a control means 1, a decoding means 2 and a downloading means 3 and to transit states of elements to constitute a logical circuit and a memory circuit of the core 4, is mounted on an LSI as a peripheral logical circuit of the core 4.例文帳に追加

制御手段１、デコード手段２、ダウンロード手段３から成り、コア４の論理回路およびメモリ回路を構成する素子の状態を遷移させるコアテスト回路をコア４の周辺論理回路としてＬＳＩに搭載する。 - 特許庁

To provide a semiconductor device having a reconfigurable function in which a variable logic section realizing a function is implemented with a small area on an LSI, both a selector function and a memory function are provided, and the logic can be reconfigured at a high speed.例文帳に追加

関数を実現する可変論理部をＬＳＩ上において小面積で実現し、かつセレクタ機能とメモリ機能を併せ持ち、高速に論理を再構成可能な関数機能再構成可能半導体装置を提供する。 - 特許庁

Since the ID intrinsic to a chip is stored without loading a memory dedicated to the ID and fusion is performed by making a current flow to the fuse, data are written by using an LSI tester without using a device dedicated to fuse blowing.例文帳に追加

ＩＤ専用のメモリを搭載することなくチップ固有のＩＤを記憶させることができ、ヒューズに電流を流して溶断するので、ヒューズブロー専用の装置を用いることなく、ＬＳＩテスタを使ってデータを書き込むことができる。 - 特許庁

Access points of the DDMA interfaces 132 and 143 are switched to a data transfer path 33 in the system LSI 10 prior to booting, and a boot program is transmitted from the NAND type flash memory 41 to the dual port RAM 42.例文帳に追加

システムＬＳＩ１０では、ブートに先立って、ＤＤＭＡインターフェース１３２及び１４３の接続先がデータ転送路３３に切り替えられ、ＮＡＮＤ型フラッシュメモリ４１からデュアルポートＲＡＭ４２へブートプログラムが転送される。 - 特許庁

In the SDIO card 10 whose size is the same as an SD memory card, an FM tuner 11, an ADC 12 which converts a stereo signal outputted from the FM tuner 11 to a digital signal, and an SDIO card controller LSI 13 are included.例文帳に追加

ＳＤメモリカードと同じ大きさのＳＤＩＯカード１０には、ＦＭチューナ部１１、ＦＭチューナ部１１から出力されるステレオ信号をデジタル信号に変換するＡＤＣ１２及びＳＤＩＯカードコントローラＬＳＩ１３が内蔵されている。 - 特許庁

A character to be transmitted to a FIFO buffer memory 4 and a mark character for instructing and controlling transmission completion for an LSI 3 for communication are written through the control of firmware 1 for communication and a CPU 4 on the basis of a transmission instruction of an application.例文帳に追加

アプリケーションの送信指示に基づいて、ＦＩＦＯバッファメモリ４に伝送するキャラクタと通信用ＬＳＩ３に対する送信完了を指示制御するためのマークキャラクタを通信用ファームウェア１及びＣＰＵ２の制御を通じて書き込む。 - 特許庁

To simulatedly rewrite programmed control data by varying electrical property irreversibly in a system LSI provided with a storage device for holding the control data such as relief information of a memory circuit.例文帳に追加

本発明は、メモリ回路の救済情報といった制御用データを保持するための記憶装置を備えたシステムＬＳＩにおいて、電気的特性を不可逆的に変化させることによりプログラムされた制御用データを擬似的に書き換えることができるようにする。 - 特許庁

In the memory card 1 with a copyright protecting function incorporated with a controller LSI, a secure area 101 and a semi-secure area 102 are configured to store data for copyright protection such as key data or license data, and used as an area inaccessible with a command.例文帳に追加

コントローラＬＳＩ内蔵の著作権保護機能付きメモリ・カード１では、セキュア領域１０１、準セキュア領域１０２は、鍵データやライセンスデータなど著作権保護のためのデータ類を格納する領域で、コマンドでアクセスできない領域である。 - 特許庁

Therefore, afterward, the verification program is developed on the memory by using the common processing program to be operated, so that verification efficiency can be improved when a plurality of verification programs are required for verifying operation of the LSI 2.例文帳に追加

従ってこれ以後は、共通処理プログラムを利用して検証プログラムをLSI2のメモリ上に展開し、実行させることが可能となるので、LSI2の動作検証に複数の検証プログラムが必要になる場合、検証効率を向上させることが可能になる。 - 特許庁

To enable controlling a slope direction of a plate-like member at several volts which is the same level as an operating voltage of an LSI memory circuit, in a light deflecting device which performs light deflecting operation by switching the slope direction of the plate-like member comprising a light reflective area.例文帳に追加

光反射領域を有する板状部材の傾斜方向を切り換えて光偏向動作を行う光偏向装置において、ＬＳＩメモリ回路の動作電圧並である数ボルトで板状部材の傾斜方向を制御できるようにする。 - 特許庁

To provide a method for reducing the leak currents of an LSI by which any information not memory-mapped in an address of a CPU is easily saved and information saving and restoration processing are realized by simple switching processing without performing any special switching processing by the CPU.例文帳に追加

ＣＰＵのアドレスにメモリマップされていない情報の待避が容易で、ＣＰＵで特別なスイッチング処理することなく、簡単なスイッチング処理で情報待避および復帰の処理が実現可能なＬＳＩのリーク電流低減方法を得る。 - 特許庁

To provide a semiconductor memory suitable for constitution of the system LSI of a logic mixed DRAM or the like, capable of reducing the cell area and reducing the level difference from a peripheral circuit, without degrading the performance of a peripheral circuit MOSFET by substantially reducing heat processes.例文帳に追加

セル面積を縮小でき、周辺回路との段差が小さく、熱工程を大幅に減らすことで周辺回路MOSFETの性能を劣化させることなく、論理混載ＤＲＡＭ等のシステムＬＳＩの構成に好適な半導体記憶装置を提供する。 - 特許庁

A memory LSI is tested, the number of defect bits are counted for bit map data for each address coordinate, a histogram of the number of defect is made, and wavelet analysis making harl function a base function is performed by assuming the made histogram of the number of defect as a discrete signal.例文帳に追加

メモリＬＳＩを試験し、ビットマップデータに対してアドレス座標毎に不良ビット数をカウントし、不良数ヒストグラムを作成し、作成した不良数ヒストグラムを離散信号とみなして、ハール関数を基底関数としたウェーブレット解析を行う。 - 特許庁

To readily provide a semiconductor device for solving a problem for manufacturing a system on a chip by a manufacturing method which is a combination of a memory specific manufacturing process and a logic-specific manufacturing process; and a number of LSI chips in the system on a chip are sealed by resin.例文帳に追加

メモリ特有の製造プロセスとロジック特有の製造プロセスとを組み合わせたシステムＬＳＩを製造するための問題を解決し、システムＬＳＩを複数のＬＳＩチップを樹脂にて封止した半導体装置を容易に提供する。 - 特許庁

To provide a circuit system in which throughput can be improved by avoiding providing system clocks of two systems and operation restriction that it must be synchronized to a slow system clock when an operation frequency of an associative memory is slower than an operation frequency of a system LSI.例文帳に追加

連想メモリの動作周波数がシステムＬＳＩの動作周波数よりも遅い場合に、システムクロックを２系統設けたり、遅いシステムクロックに同期しなければならない動作制約を回避して、スループットの向上を図れる回路方式を提供する。 - 特許庁

Thus, it is possible to achieve the miniaturization of bus band width, external IO and memory capacity by the compression and extension of the instructions, and it is possible to achieve the reduction of the mounting area of the logic circuit of an LSI composing the data processing part and the reduction of power consumption.例文帳に追加

本構成により、命令の圧縮・伸長によるバスバンド幅、外部ＩＯ、メモリ容量の小型化が実現され、データ処理部を構成するＬＳＩの論理回路の実装面積の削減、さらに消費電力の低減が実現される。 - 特許庁

The sound reproduction LSI 42 reads a necessary operation parameter from a sound memory 43 based on the sound quality command, determines the sound quality of the sound signal to output subsequently, and then determines the sound volume of a sound effect based on the sound volume command.例文帳に追加

音声再生ＬＳＩ４２は、音質指令に基づいて、音声メモリ４３から必要な動作パラメータを読み出し、それ以後に出力される音声信号の音質を決定し、音量指令に基づいて、その後の音声演出の音量を決定する。 - 特許庁

In the fabrication process, a silicon nitride film 9 is left only on a region for forming the gate electrode 8A (word line WL) of an MISFET for selecting the memory cell of a DRAM, and not left on the gate electrode 8B of an MISFET constituting a logic LSI and on the gate electrodes 8C and 8D constituting the memory cell of an SRAM.例文帳に追加

ＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極８Ａ（ワード線ＷＬ）を形成する領域の上部のみに窒化シリコン膜９を残し、ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極８Ｂの上部およびＳＲＡＭのメモリセルを構成するゲート電極８Ｃ、８Ｄの上部には窒化シリコン膜９を残さないようにする。 - 特許庁

There is provided a system LSI 201 which displays an image of image data recorded in a memory card 500 on a display monitor 301 as a translucent small image smaller than the through image or the reproduced image, the image being superimposed on the through image picked up by the imaging device or the reproduced image formed by reproducing the image data recorded in the memory card 500.例文帳に追加

本発明は、撮像素子が撮像しているスルー画像、またはメモリカード５００に記録された画像データを再生した再生画像に重畳して、半透明で、スルー画像の大きさまたは再生画像の大きさより小さい小画像として、メモリカード５００に記録された画像データの画像を表示モニタ３０１に表示するシステムＬＳＩ２０１を備える。 - 特許庁

A plurality of image processing operations are applied to image data by repeating downloading of an image processing function to a programming device mounted in the device as a substitute for the image processing LSI, data processing, and storage of processing data in a memory in a one-time image forming process.例文帳に追加

１回の画像形成プロセスにおいて、画像処理ＬＳＩの代替用として装置内に実装されたプログラミングデバイスへの画像処理機能のダウンロード、データ処理、処理データのメモリへの格納を繰り返し、複数の画像処理を画像データに対し施す。 - 特許庁

To provide a device in which a time for interpreting manual analyzing result is shortened by interpreting automatically an obtained analyzed result and calculating a period of regular distribution when fault analysis for a memory LSI is performed, a method, and a recording medium.例文帳に追加

メモリＬＳＩに対する不良解析を行なう際に、得られた解析結果を自動的に解釈し、規則性分布の周期を算出することで、人手による解析結果解釈の時間の短縮を図る装置及び方法並びに記録媒体を提供。 - 特許庁

To provide a pipeline processor creating device, a pipeline processor creating method and a pipeline processor capable of increasing the capacity of internal memory, preventing the increase of stalls in pipeline processing while increasing high-speed hardware resource, and satisfying specifications of a system LSI.例文帳に追加

内部メモリ容量を増大させると共に、高速なハードウェアリソースを増加させながら、パイプライン処理のストール増加を防止し、システムＬＳＩの仕様を満足させるパイプラインプロセッサ生成装置及びパイプラインプロセッサ生成方法並びにパイプラインプロセッサを提供する。 - 特許庁

This data transfer device is provided with an LSI 111 equipped with a general purpose I/O interface 113 and a memory 112, an HDD controller 114 being an external storage device control means equipped with a general purpose I/O interface 115, and an HDD 104 as an external storage device.例文帳に追加

汎用Ｉ／Ｏインターフェイス１１３及びメモリ１１２を具備するＬＳＩ１１１と、汎用Ｉ／Ｏインターフェース１１５を具備する外部記憶装置制御手段であるＨＤＤコントローラ１１４と、外部記憶装置としてのＨＤＤ１０４とを具備する。 - 特許庁

A non-volatile memory 4 is provided with a range for housing a plurality of hardware logics of the system LSI, and a new hardware logic is downloaded through a general bus 8 and housed in the oldest hardware logic housing range in a condition that the last hardware logic is left.例文帳に追加

不揮発性メモリ４に、システムＬＳＩの複数のハードウェア論理を格納する領域を備え、新たなハードウェア論理を汎用バス８等を介してダウンロードして取り込み、直前のハードウエア論理を残した状態で新たなハードウエア論理を最も古いハードウエア論理の格納領域に格納する。 - 特許庁

A semiconductor integrated circuit LSI mountable to a disk drive recording/reproducing device 0001 includes: a signal processor 0107 of an RF signal read from a pickup; a servo controller 0106 responsive to a servo error signal read from the pickup; a memory controller 0108; and an external interface 0110.例文帳に追加

ディスクドライブ記録再生装置０００１に搭載可能な半導体集積回路ＬＳＩは、ピックアップから読み出されるＲＦ信号の信号処理部０１０７、ピックアップから読み出されるサーボ誤差信号に応答するサーボ制御部０１０６、メモリ制御部０１０８、外部インターフェース０１１０を含む。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

A unit equipped with an LSI with a built-in CPU or a group of such LSIs includes both a means for accessing input interface parts 2a and 3a, output interface parts 2b and 3b, and an internal memory from built-in CPU cores 2c and 3c, and a means of mutual communications between the CPUs.例文帳に追加

ＣＰＵ内蔵ＬＳＩ、もしくは、該ＬＳＩ群を搭載したユニットにおいて、内蔵ＣＰＵコア２ｃ，３ｃから入力インタフェース部２ａ，３ａ、出力インタフェース部２ｂ，３ｂ、内部メモリにアクセスする手段とＣＰＵ相互で通信するための通信手段を設ける。 - 特許庁

This memory control circuit 1 having an LSI configuration receives a RAM access request signal 100, which is a signal independent of the type of a RAM element, from a superordinate control part such as a CPU and transmits a RAM control signal data group 200 to a subordinate LAM element 10 to control it.例文帳に追加

ＬＳＩ構成のメモリ制御回路１は、ＣＰＵなどの上位の制御部(図示なし)から、ＲＡＭ素子の種別によらない信号であるＲＡＭアクセス要求信号１００を受けて配下のＲＡＭ素子１０に対してＲＡＭ制御信号・データ群２００を送信してこれを制御する。 - 特許庁

A selector 203 selects one of an address output from the high-order address holding latch 201, and an address output from the decrementer 202, according to a high-order address selection signal 104 output from an LSI 101, and outputs the selected address as a high-order address to a memory 204.例文帳に追加

セレクタ２０３は、ＬＳＩ１０１より出力される上位アドレス選択信号１０４に応じて、上位アドレス保持用ラッチ２０１から出力されるアドレスおよびデクリメンタ２０２から出力されるアドレスの一方を選択し、選択したアドレスを上位アドレスとしてメモリ２０４に出力する。 - 特許庁

The content decryption LSI 112 calculates an encryption key by using the information turned out to be shared between itself and the key deriving utility 111 similarly based on the mutual authentication, and releases the encrypted key information set read from the non-volatile memory 113 with the calculated encryption key.例文帳に追加

一方、コンテンツ復号ＬＳＩ１１２は、同じく相互認証によって鍵導出ユーティリティ１１１とともに保有することとなった情報を用いて暗号鍵を計算し、揮発性メモリ１１３から読み出した鍵情報セットの暗号化を当該計算した暗号鍵で解除する。 - 特許庁

Consequently, the system program in the flash memory 7 is rewritten by the system program in the card device 20 without switching the storage devices by external terminals of the facsimile control LSI 2, the external terminals are reduced and the system program is properly rewritten at a low cost.例文帳に追加

したがって、ファクシミリ制御ＬＳＩ２の外部端子によって記憶デバイスの切り替えを行うことなく、カードデバイス２０のシステムプログラムでフラッシュメモリ７のシステムプログラムを書き替えることができ、外部端子を削減して、安価にかつ適切にシステムプログラムを書き替えることができる。 - 特許庁

Then, the key deriving utility 111 calculates an encryption key using information turned out to be shared between itself and the content decryption LSI 112 based on the mutual authentication, and encrypts the acquired key information set with the calculated encryption key and stores the encrypted information set into a non-volatile memory 113.例文帳に追加

そして、鍵導出ユーティリティ１１１は、この相互認証によってコンテンツ復号ＬＳＩ１１２とともに保有することとなった情報を用いて暗号鍵を計算し、取得した鍵情報セットを当該計算した暗号鍵で暗号化して揮発性メモリ１１３に格納する。 - 特許庁

In a case where such an LSI is manufactured, defection analysis is carried out to create an FBM(fail bit map), if a plurality of continuous memory cells in the first row or column are defective, then it is judged that the contact plug 14 connecting the first and second wiring lines 12 and 13 is broken.例文帳に追加

このようなＬＳＩを製造し、不良解析を行ってＦＢＭを作成した場合、１ロウ又は１カラム内の連続する複数のメモリセルが不良であるときは、第１配線１２を第２配線１３に接続するコンタクトプラグ１４が断線していると判断する。 - 特許庁

Basic characteristic value of a cell when not taking the variation in characteristic values into consideration and the transistor dimension constituting the cell, for example, a variation coefficient of the cell characteristic value corresponding to gate width are read from a memory, and static timing analysis is performed to the LSI using the read variation coefficient and basic characteristic value.例文帳に追加

特性値のばらつきを考慮しない場合のセルの基本特性値と、セルを構成するトランジスタの寸法、例えばゲート幅に対応したセル特性値のばらつき係数とをメモリから読み出し、読み出したばらつき係数と基本特性値とを用いて、ＬＳＩに対する静的タイミング解析を実行する。 - 特許庁

The power control LSI which receives the control signal performs ON/OFF control of the respective power supply according to a delay time set in an internal nonvolatile memory 501a, and also regularly detects overcurrent of the power current supplied to each board by a detection circuit 502b, and immediately performs power-OFF control upon detection thereof.例文帳に追加

制御信号を受信する電源制御用ＬＳＩは、内部の不揮発メモリ５０１ａに設定された遅延時間に従い各々の電源をＯＮ／ＯＦＦ制御し、又常時、各ボードに供給する電源電流の過電流を検知回路５０２ｂで検知し、検知時に電源を即ＯＦＦする制御を行う。 - 特許庁

In a CPU built-in LSI 101, an RAM 103 is provided with: a software storage area 108 for storing software read by module units from an external memory 107; and an entry table 109 for storing entry including at least the location information and size information of a module stored in the software storage area 108.例文帳に追加

ＣＰＵ内蔵型ＬＳＩ１０１において、ＲＡＭ１０３は、外部メモリ１０７からモジュール単位で読み込まれたソフトウェアを記憶するソフトウェア記憶領域１０８と、ソフトウェア記憶領域１０８に記憶されたモジュールの位置情報およびサイズ情報を少なくとも含むエントリーを記憶するエントリーテーブル１０９とを有する。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁