「memory connected」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

The IC blocks 31, 32, which perform actual image processing for each outputs from the image sensor 1, are connected and after individually processing each output, and ultimately, one image is constituted to store it in an external memory as a file.例文帳に追加

撮像素子１からの各出力毎に実際の画像処理を行うＩＣブロック３１，３２を接続し、各出力を個別に処理したうえで最終的に１つの画像を構成し、ファイルとして外部メモリに記憶する。 - 特許庁

When the radio wave state between the digital camera 2 and a communication base station 3 is stable, a controller 21 is automatically connected to the communication base station 3 and transmits an image file read from a memory card 16 to an image server 4.例文帳に追加

デジタルカメラ２と通信基地局３との電波状態が安定している時に、コントローラ２１は自動的に通信基地局３に接続して、メモリカード１６から読み出した画像ファイルを画像サーバー４に送信する。 - 特許庁

This application providing server is communicatively connected to a mobile phone 1, and the information on preliminarily registered portable ID, a point and an empty capacity of a nonvolatile memory 14 of the mobile phone 1 is received from the mobile phone 1.例文帳に追加

携帯電話機１とデータ通信可能に接続し、携帯電話機１から、予め登録された携帯ＩＤ、ポイント、および携帯電話機１の不揮発性メモリ１４の空き容量の情報を受信する。 - 特許庁

In a pair of complementary type bit lines BL1/BL1# connected to a selected memory cell 3a, pre-charging and equalization are performed by supplying electric power from two systems of an internal voltage drop circuit 11 and a Vcc pre-charge circuit 12.例文帳に追加

選択されたメモリセル３ａに接続された相補型ビット線対ＢＬ１／ＢＬ１＃は、内部降圧回路１１とＶｃｃプリチャージ回路１２との２系統からの電力供給によってプリチャージおよびイコライズが行われる。 - 特許庁

The static memory comprises first and second driving transistors 2 and 4, and a first organic EL element 1 and a second organic EL element 3 are connected to the first and second driving transistors 2 and 3 respectively.例文帳に追加

第１および第２の駆動トランジスタ２，４によりスタティックメモリを形成し、この第１および第２の駆動トランジスタ２，３にそれぞれ第１の有機ＥＬ素子１と、第２の有機ＥＬ素子３をそれぞれ接続する。 - 特許庁

In a second block B2, a second switch transistor TC2 and a plurality of second memory cells MC5-MC8 having ferroelectric capacitors and cell transistors are serially connected between the first and second ends.例文帳に追加

第２ブロックＢ２において、第２スイッチトランジスタＴＣ２と、並列接続された強誘電体キャパシタおよびセルトランジスタを有する複数の第２メモリセルＭＣ５−ＭＣ８と、が第１、第２端の間に直列接続される。 - 特許庁

The memory element includes a booster (220) connected between the node and power source voltage, the booster applies voltage boosted during read-out operation to the node, this boosted voltage is higher than the power source voltage.例文帳に追加

メモリ素子は、ノードと電源電圧との間に接続された昇圧器（２２０）を含み、昇圧器は読出し動作中に昇圧された電圧をノードに与え、この昇圧された電圧は電源電圧よりも高い。 - 特許庁

This device is provided with gate electrodes of selection transistors SD1, SS1 connected to both ends of memory cells MC1-MC16, and transfer transistors MN1-0, MN1-7 between selection gate line driving circuits 13-1, 14-1 and the SD1, SS1.例文帳に追加

メモリセルＭＣ１〜ＭＣ１６の両端に接続された選択トランジスタＳＤ１、ＳＳ１のゲート電極と、選択ゲート線駆動回路１３-１、１４-１との間に転送トランジスタＭＮ１-０、ＭＮ１-１７が設けられる。 - 特許庁

In each memory cell column, a bit line BL is connected with data buses DBa and DBb respectively through a drive switch at a node Na corresponding to one end side and a node Nb corresponding to the other end side, and connected with a reversed phase data bus/WDB through the drive switch in an intermediate node Nm.例文帳に追加

各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。 - 特許庁

The phase change memory device includes a phase change layer, an electrode whose one end contacts the phase change layer, a contact plug connected to the other end of the electrode, and a field-effect transistor in which a source or drain is electrically connected to the contact plug, wherein the electrode is formed of zirconium boron nitride.例文帳に追加

相変化層と、この相変化層に一端が接触する電極と、この電極の他端に接続するコンタクトプラグと、このコンタクトプラグにソースまたはドレインが電気的に接続された電界効果型トランジスタとを備えた相変化メモリ装置であって、前記電極がジルコニウムボロンナイトライドにより形成されている。 - 特許庁

This phase change memory device includes a substrate, a metal plug formed on the substrate, a phase change material layer formed on the metal plug while electrically connected to it, a heating electrode formed on the phase change material layer while electrically connected to it, and a conductive layer formed on the heating electrode.例文帳に追加

相変化メモリ装置では、基板と、基板上に形成される金属栓と、金属栓上に形成され、金属栓と電気的に接続される相変化材料層と、相変化材料層上に形成され、相変化材料層と電気的に接続される加熱電極と、加熱電極上に形成される導電層とを含む。 - 特許庁

To provide a connecting module for a mobile communication terminal, wherein a USB memory or an input/output device, connected to the mobile communication terminal, can be selectively connected to a single connecting module provided in the mobile communication terminal, rather than requiring different exclusive connecting modules.例文帳に追加

移動体通信端末に接続されているＵＳＢメモリ又は入出力デバイスが、相互に異なる排他的な接続モジュールを必要とせずに、移動体通信端末に備えられた単一の接続モジュールに選択的に接続することが可能である移動体通信端末用の接続モジュールを提供する。 - 特許庁

The plurality of semiconductor memory chips are electrically connected to internal connecting terminals of the wiring substrate through wirings independently of each other, respectively, and the semiconductor controller chip is electrically connected to the other internal connecting terminals of the wiring substrate through the interposer chip, which allows to control independently of each other.例文帳に追加

前記複数の半導体メモリチップは、それぞれ前記配線基板の内部接続用端子と配線を介して互いに独立に電気的に接続されてなり、前記インタポーザチップを介して前記配線基板の他の内部接続用端子と電気的に接続されてなる前記半導体コントローラチップによって、互いに独立に制御される。 - 特許庁

A memory 6 stores the diagnostic programs corresponding to every electronic control device which can be connected to the multiple communication network 10 for vehicle, and the electronic control device is diagnosed by selecting, the diagnostic program corresponding to the connected electronic control device based on the recognized result.例文帳に追加

メモリ６には車両用多重通信ネットワーク１０に接続される可能性のあるすべての電子制御装置に対応した故障診断プログラムが記憶されており、認識した結果を基に、接続された電子制御装置に対応した故障診断プログラムを選択して電子制御装置の故障診断を行う。 - 特許庁

In the nonvolatile semiconductor memory device, a drawing wiring 204 is drawn out from one end of a gate electrode 302 and connected to a terminal 202, and a drawing wiring 205 is drawn out from the other end of the gate electrode 302 and connected to a terminal 203 so that a length L2 of the drawing wiring 204 is set different from length L1 of the drawing wiring 205.例文帳に追加

ゲート電極３０２の一端からは引き出し配線２０４を引き出して端子２０２に接続するとともに、ゲート電極３０２の他端からは引き出し配線２０５を引き出して端子２０３に接続し、引き出し配線２０４の長さＬ２は、引き出し配線２０５の長さＬ１と異なるように設定する。 - 特許庁

The fixing device includes a holder 10 used for fixing the data memory and having a connection part, a rotational member 20 rotationally attached to a first end of the connection part, and a transmission member 30 rotationally connected to a second end opposed to the first end of the connection part and slidably connected to the rotational member.例文帳に追加

データメモリを固定するために用いられ且つ接続部を有するホルダー１０と、接続部の第一端に回動可能に装着される回転部材２０と、接続部の第一端に対向する第二端に回動可能に装着され、且つ回転部材に滑動可能に接続される伝動部材３０と、を備える。 - 特許庁

The terminal substrate includes an insertion portion constituted to have the same shape as an insertion portion of a memory module, and a plurality of resistance elements, one-side ends of the resistance elements being connected respectively to a plurality of signal system plugs included in the insertion portion, and the other-side ends thereof being connected to any one of a plurality of power supply system plugs included in the insertion portion.例文帳に追加

終端基板は、メモリモジュールの挿入部と同一に構成された挿入部と、挿入部に含まれる複数の信号系接栓の各々に一端が接続され、かつ他端が挿入部に含まれる複数の電源系接栓のいずれかに接続されている複数の抵抗素子とを備える。 - 特許庁

A matrix display panel is used and the holding state of each of memory elements of a plurality of pixel parts of the matrix display panel is changed to one of a binary value or the other according to a predetermined fixed pattern; and (m) driving lines are connected in common to obtain one electrode and (n) scanning lines are connected in common to obtain the other electrode.例文帳に追加

マトリックス表示パネルを用いて、所定の固定パターンに対応させてマトリックス表示パネルの複数の画素部各々のメモリ素子の保持状態を２値のうちの一方又は他方の値に変化させ、ｍ本の駆動線を共通接続して一方の電極とし、ｎ本の走査線を共通接続して他方の電極とする。 - 特許庁

In each data buffer 16 having a memory cell array 11 and plural pairs of data line connected to this cell, a spare cell array 11a and a pair of spare data line, and in which each data line and a pair of spare data line are connected, a write-in buffer section of the buffer 16 is constituted of each data buffer and pairs of buffer output terminal.例文帳に追加

メモリセルアレイ１１とこれに接続される複数のデータ線対、予備セルアレイ１１ａとこれに接続される予備データ線対を有し、各データ線対及び予備データ線対の接続される各データバッファ１６は、書き込みバッファ部がバッファ入力端子対とバッファ出力端子対をもって構成される。 - 特許庁

Between a main board 201 and an ROM DIMM 207, a CPU 21 and an SPD 35 are connected through a dedicated bus 22 while a memory control section 25 and first and second ROMs (31, 33) are connected through a bus common to both ROMs (31, 33), i.e., a bus (ROM bus) 24 for page mode ROM.例文帳に追加

メインボード２０１とＲＯＭ ＤＩＭＭ２０７との間は、ＣＰＵ２１とＳＰＤ３５との間が専用のバス２２により、メモリ制御部２５と第１、第２のＲＯＭ（３１、３３）との間が双方のＲＯＭ（３１、３３）に共通のバスであるページモードＲＯＭ用のバス（ＲＯＭバス）２４により夫々接続される。 - 特許庁

To provide a semiconductor memory device in which a collision between a write data to a write driver and a read data from a sense amplifier is avoided while maintaining a short test time, in such a case that a verify circuit and two or more write drivers are connected via a common bus and the verify circuit and two or more sense amplifiers are connected via the common bus.例文帳に追加

ベリファイ回路と複数のライトドライバとが共通のバスで接続され、ベリファイ回路と複数のセンスアンプとが共通のバスで接続されるような場合に、短いテスト時間を維持しつつ、ライトドライバへの書込みデータおよびセンスアンプからの読出しデータが衝突することを回避した半導体記憶装置を提供する。 - 特許庁

A controller chip 12 for receiving a command from the outside and performing processing corresponding to the command, a memory chip connected to the controller chip 12 to store data and an IC card function chip connected to the controller chip 12 to process security data are layered on a substrate, and the IC card function chip is arranged at a position other than the lowest layer.例文帳に追加

外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップ１２と、コントローラチップ１２に接続され、データを記憶するメモリチップと、コントローラチップ１２に接続され、セキュリティデータを処理するＩＣカード機能チップとが基板上に積層され、ＩＣカード機能チップは最下層以外の位置に配置されている。 - 特許庁

The telephone number of a connection destination 5 being a communication destination of the abnormality annunciation at this time is a number registered with a telephone directory memory of the connected portable telephone or PHS, all place to which a public line network 4 is connected are an object to the destination 5, and after call reception, a vibration state at the time is transferred by button signal tone.例文帳に追加

この時の異常発令の伝達先である連絡先５の電話番号は連結する携帯電話又はＰＨＳの電話帳メモリーに登録された番号であり連絡先5は公衆回線網４のつながる場所全てが対象となり、着信後はボタン信号音にてその時々の振動状態が伝達される。 - 特許庁

To provide a method for reducing the total power consumption by introducing a structure in which information is written through only a bit line to which a memory cell is connected with respect to one word line to be driven, and reducing power consumption caused by voltage transition of other bit lines to which the cell is not connected.例文帳に追加

駆動すべき１つのワードラインに対してメモリセルが連結されたビットラインのみを通じて情報を書き込む構造を導入し、セルが連結されていない他のビットラインが遷移されることにより発生する不要な電力消耗を減らし、メモリの全体消費電力を減少させることができる方法を提供する。 - 特許庁

When the portable device is connected to the host device and the function of the portable device is selected by the host device, a CPU of the host device sets a unique device ID to the connected portable device when the portable device has not been recognized hitherto, and acquires all required device information and holds it on a memory.例文帳に追加

ホスト機器にポータブル機器を接続し、ホスト機器でポータブル機器のファンクションを選択した場合、ホスト機器のＣＰＵは、接続されたポータブル機器が、これまで認識したことがないものであるときには、これに対して固有のデバイスＩＤを設定し、必要なデバイス情報を全て取得して、メモリ上に保持する。 - 特許庁

For example, a DRAM includes sense amplifier outside bit lines BL0T and BL0B connected to a memory cell, sense amplifier inside bit lines BIT and BIB connected to a sense amplifier, and a transfer gate which connects and separates BL0T and BL0B to and from BIT and BIB in accordance with a transfer gate control signal TG0.例文帳に追加

例えば、ＤＲＡＭにおいて、メモリセルに接続されるセンスアンプ外部ビット線ＢＬ０Ｔ，ＢＬ０Ｂと、センスアンプに接続されるセンスアンプ内部ビット線ＢＩＴ，ＢＩＢと、ＢＬ０Ｔ，ＢＬ０ＢとＢＩＴ，ＢＩＢとをトランスファーゲート制御信号ＴＧ０に応じて接続・分離するトランスファーゲートとを設ける。 - 特許庁

Even when an ROM module 23 whose data bus width is 32 bits is connected, or an ROM module 23 whose data bus width is 16 bits is connected, an IC 10 for memory control is configured so that the ROM module 23 can be used as an ROM module whose data bus width is 32 bits by a CPU 21.例文帳に追加

メモリ制御用ＩＣ１０を、データバス幅が３２ビットのＲＯＭモジュール２３を接続してもデータバス幅が１６ビットのＲＯＭモジュール２３を接続しても、ＣＰＵ２１に、ＲＯＭモジュール２３を、データバス幅が３２ビットのＲＯＭモジュールとして利用させることが出来るものとして構成しておく。 - 特許庁

A memory structure comprises a plurality of banks (each bank comprises a plurality of blocks), a plurality of timing critical address lines (the number of critical address lines is equal to the number of banks) connected to all of the blocks in respective ones of the blocks, and a plurality of dedicated address lines connected to respective ones of the blocks.例文帳に追加

複数のバンク（バンクのそれぞれに、複数のブロックが含まれる）、バンクのそれぞれ１つのブロックのすべてに接続された複数のタイミング・クリティカルなアドレス線（クリティカルなアドレス線の数はバンクの数に等しい）、およびブロックのそれぞれ１つに接続された複数の専用アドレス線を含むメモリ構造。 - 特許庁

If power is supplied for a vehicle while the cellular phone 2 is not connected to a connector 1a or while a cellular phone with a telephone number different from that registered in the memory is connected to the connector, then a controller 3 transmits a command to inhibit engine operation and a command to drive load to the vehicle.例文帳に追加

制御装置３は、コネクタ１ａに対し、携帯電話機２が接続されていない状態並びにメモリに登録された電話番号と異なる電話番号の携帯電話機が接続された状態で車両用の電源が投入されたときに、車両側へエンジン動作禁止指令及び負荷駆動指令を送信する。 - 特許庁

An aribtrary sensor group is connected to connection terminals 11, a line is connected to a telephone number stored in a memory 10 with a trigger signal from the sensor group, and a voice signal stored in a voice recorder 4 and surrounding voice picked up by a sound collection microphone 5 are urgently notified to the prescribed telephone number.例文帳に追加

複数の接続端子１１に任意のセンサ類を接続し、該センサ類からのトリガ信号によりメモリ１０に記憶された電話番号に回線接続し、音声レコーダ４に記憶された音声信号と集音マイク５により集音された周囲の音声とを該所定の電話番号に緊急通報する。 - 特許庁

This memory is provided with a driver unit, and a column selection line is connected to a plate type line segment through this driver unit, The driver unit forms a potential of a prescribed value for respective operation state of memories depending on a potential of a belonging column selection line and a word address of a connected plate type line segment.例文帳に追加

ドライバユニットが設けられており、このドライバユニットを介して列選択線路とプレート形線路セグメントとが接続されており、ドライバユニットは所属の列選択線路の電位および接続されたプレート形線路セグメントのワードアドレスに依存してメモリのそれぞれの動作状態に対して定められた値の電位を形成する。 - 特許庁

To provide a storage information outputting device of an external storage device for preventing an external storage device such as a USB memory from being left behind while being connected when the external storage device is connected to be releasable, and the storage information of the external device is outputted under the consideration of such actual circumstances.例文帳に追加

このような実情に鑑みてなされたものであって、ＵＳＢメモリ等の外部記憶装置を解除可能に接続して外部記憶装置の記憶情報を出力する場合に、外部記憶装置が接続されたまま忘れられるのを防止できる外部記憶装置の記憶情報出力装置を提供する。 - 特許庁

When it is not connected with the charger 300 (step S104:NO), it is kept as it is, but when it is connected with the charger 300 (step S104:YES), a transmission/reception section activation section 107a performs control so as to activate a transmission/reception section 102 by a period of 200 ms stored in a memory 103 (step S105).例文帳に追加

充電器３００との接続がなされない場合は（ステップＳ１０４：ＮＯ）、そのままであるが、充電器３００との接続がなされた場合は（ステップＳ１０４：ＹＥＳ）、送受信部起動部１０７ａは、記憶部１０３に記憶されている周期２００ｍｓで送受信部１０２を起動するよう制御する（ステップＳ１０５）。 - 特許庁

Moreover, the memory cells MC (m, n+1) and MC (m+1, n+1) have the magnetic tunnel junction elements MR3 and MR31 respectively connected with the word lines WLn+1 at the one end, and connected respectively with the bit lines BLm and BLm+1 at the other end of the magnetic tunnel junction elements MR3 and MR31.例文帳に追加

また、メモリセルＭＣ（ｍ，ｎ＋１）およびＭＣ（ｍ＋１，ｎ＋１）は、ワード線ＷＬｎ＋１にそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ３およびＭＲ３１を有し、磁気トンネル接合素子ＭＲ３およびＭＲ３１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 - 特許庁

The built-in battery of a portable information terminal connected through a USB cable to a data automatic vending machine side is made to perform external power supply (S29), and the built-in flash memory of the portable terminal connected through the USB cable to the data automatic vending machine side is made to download a music file (S31).例文帳に追加

ＵＳＢケーブルを介して、データ自動販売機側に接続されている携帯情報端末の内蔵バッテリーに対して外部電源供給を行わせるとともに（Ｓ２９）、データ自動販売機側に接続されている携帯情報端末の内蔵フラッシュメモリに音楽ファイルをダウンロードさせる（Ｓ３１）。 - 特許庁

The semiconductor memory device comprises a variable voltage source 1, the capacitor 2 connected to the voltage source 1, an overcurrent suppressing circuit 5, having a parallel connecting circuit of a first resistor 3 and a second resistor 4 having a larger resistance value than that of the first resistor 3, and a controller 8 connected to the suppressing circuit 5.例文帳に追加

可変電圧源１と、可変電圧源１に接続されたキャパシタ２と、キャパシタ２に接続された、第１の抵抗３及び第１の抵抗３よりも抵抗値が大きい第２の抵抗４の並列接続回路部からなる過電流抑制回路５と、過電流抑制回路５に接続された制御部８からなる。 - 特許庁

The process plant includes a process controller connected to a process control input/output device for performing a process control function, and a safety logic solver connected to a safety field device to communicate through a first communication bus, and the safety logic module system includes a computer readable memory storing in the safety logic module.例文帳に追加

プロセスプラントに、プロセス制御機能を実行するプロセス制御入力／出力デバイスと、安全フィールドデバイスに接続されている安全ロジックソルバとに第一の通信バスを介して通信可能に接続されているプロセスコントローラを備え、安全ロジックモジュールシステムは、安全ロジックモジュールが格納されたコンピュータ読み取り可能メモリを備えている。 - 特許庁

At the time of power ON of the video display devices and the AV amplifiers to be connected, EDID information is read from the devices to be connected, product information/ manufacturer information/video format information are detected, compared with information stored in a memory and when the pieces of information coincide, the starting content of the software is changed.例文帳に追加

接続される映像表示装置やＡＶアンプ装置の電源ＯＮ時、接続される装置からＥＤＩＤ情報を読み込み、製品情報／メーカー情報／映像フォーマット情報を検出して、メモリーに記憶されている情報と比較し、情報が一致した場合にはソフトウェアの起動内容を変更する。 - 特許庁

The output of the CCD camera 2 is connected to an arithmetic processing part 3 having a memory for A/D converting the picked-up eyeground image and then temporarily storing the image and also having the other various arithmetic functions, and a monitor 4 for displaying an image, or the like, and an image database 5 for saving and managing image data are connected to the arithmetic processing part 3.例文帳に追加

ＣＣＤカメラ２の出力は、撮像された眼底像をＡ／Ｄ変換した後に一時記憶するメモリ及びその他種々の演算機能を有する演算処理部３に接続され、演算処理部３には、画像等を表示するモニタ４、画像データを保存、管理するための画像データベース５が接続されている。 - 特許庁

When the accelerator device is electrically connected to the host computer and the removable storage device is electrically connected to the accelerator device, the controller caches data transmitted from the host computer to the removable storage device into the cache memory prior to the data being transmitted from the accelerator device to the removable storage device.例文帳に追加

アクセラレータ装置がホストコンピュータに電気的に接続され、かつ取り外し可能な記憶装置がアクセラレータ装置に電気的に接続されるとき、コントローラは、ホストコンピュータから取り外し可能な記憶装置に送信されたデータをキャッシュメモリにキャッシュし、その後、データは、アクセラレータ装置から取り外し可能な記憶装置に送信される。 - 特許庁

This magnetic memory is provided with a magnetic storage element in which one electrode is connected to a first address line, the other electrode to the gate, a MOS transistor in which the drain and source are connected to the first and second address lines, and a resistor connects the gate of the transistor to the second address line.例文帳に追加

一方の電極が第１のアドレス線に接続された磁性体記憶素子と、磁性体記憶素子の他方の電極がゲートに接続され、ドレインとソースとが第１のアドレス線と第２のアドレス線に接続されたＭＯＳトランジスタと、トランジスタのゲートと第２のアドレス線とを接続する抵抗とを備えた構成とした。 - 特許庁

The semiconductor storage device includes a plurality of memory cells MC having multiple port memories and arranged in a matrix, a plurality of first word lines WLA0-WLAn connected to a first port 13a, and a plurality of second word lines WLB0-WLBn connected to a second port 13b.例文帳に追加

本発明の半導体記憶装置は、マルチポートメモリを有しており、行列状に配置された複数のメモリセルＭＣと、第１ポート１３ａに接続された複数の第１のワード線ＷＬＡ０〜ＷＬＡｎと、第２ポート１３ｂに接続された複数の第２のワード線ＷＬＢ０〜ＷＬＢｎとを備えている。 - 特許庁

The endoscope processor 1 to which a scope 2 for photographing an object is connected and which supplies illumination light to the connected scope and acquires image data by performing signal processing of the photographed signal acquired by the scope 2 and has at least an inner memory 14 for recording photographing history information.例文帳に追加

対象物を撮像するためのスコープ２が接続され、接続されたスコープに対して照明光を供給する一方で、当該スコープ２で得られる撮像信号を信号処理して画像データを得る内視鏡プロセッサ１であって、内視鏡プロセッサ１は少なくとも撮像履歴情報を記録するための内部メモリ１４を備える。 - 特許庁

A buffer circuit included in a memory circuit is equipped with a signal input terminal, a synchronous input buffer having an input terminal connected to the signal input terminal, an asynchronous input buffer having an input terminal connected to the signal input terminal, and a switching circuit outputting selectively an output signal from the synchronous input buffer or the output signal from the asynchronous input buffer according to the operation mode in the memory circuit.例文帳に追加

本発明に係るメモリ回路に装着されたバッファ回路は、信号入力端と、信号入力端に接続された入力端を有する同期入力バッファと、信号入力端に接続された入力端を有する非同期入力バッファと、メモリ回路の動作モードによって同期入力バッファの出力信号または非同期入力バッファの出力信号を選択的に出力するスイッチング回路とを具備する。 - 特許庁

The outputs of the power supply circuits are respectively connected to the corresponding memory banks and turn on the power source circuit component in correspondence to one of the memory banks among the power source circuits in response with the command for activating the memory bank and turn off the remaining power source circuits.例文帳に追加

それぞれ活性化コマンドにより独立に活性化できる複数のメモリバンクと、メモリバンクのそれぞれに対応して設けられ、それぞれ外部電源電圧を受けて所定の内部電源電圧を出力する複数の電源回路とを備え、電源回路の出力は対応するメモリバンクにそれぞれ接続され、メモリバンクの一つを活性化するコマンドに応答して、電源回路のうち当該バンクに対応して設けられた電源回路をオンとし、残る電源回路はオフとする。 - 特許庁