「memory- access」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

The transfer data are DMA-transferred to a transfer destination memory 40 from a transfer origin memory 20 or an I/O device 30 in a DMA (direct memory access) unit 11.例文帳に追加

ＤＭＡ部１１において、転送元メモリ２０又はＩ／Ｏデバイス３０から転送先メモリ４０へ、転送データがＤＭＡ転送される。 - 特許庁

To provide a configuration and operation method of a memory controller, for control of memory access processing for increasing an effective bandwidth of a memory.例文帳に追加

有効なメモリ帯域幅を拡張させるためのメモリアクセス処理を制御するためのメモリコントローラの構成及び動作方法を提供すること。 - 特許庁

In an information processor, the processor 102 can communicate with the shared memory 106, and a direct-memory-access controller (DMAC) 160 can be connected with the local memory 104.例文帳に追加

プロセッサ１０２は、共有メモリ１０６と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１６０はローカルメモリ１０４と接続しうる。 - 特許庁

To reduce the capacity and transfer band that a memory requires when data is transferred from the memory to an image processing module using direct memory access.例文帳に追加

ダイレクトメモリアクセスを用いてメモリから画像処理モジュールへデータを転送する場合に、メモリに要求される容量と転送帯域を小さくする。 - 特許庁

DYNAMIC TYPE SEMICONDUCTOR MEMORY APPARATUS, DOUBLE DATA RATE SYNCHRONOUS DYNAMIC TYPE RANDOM ACCESS MEMORY, SEMICONDUCTOR MEMORY CIRCUIT APPARATUS, AND SEMICONDUCTOR INTEGRATED CIRCUIT APPARATUS例文帳に追加

ダイナミック型半導体記憶装置、ダブル・データ・レート・シンクロナス・ダイナミック型ランダム・アクセス・メモリ、半導体記憶回路装置及び半導体集積回路装置 - 特許庁

A phase change memory may be replaced with a low-cost NAND flash because the phase change memory may have sufficiently low cost, and the phase change memory may be replaced with a static random access memory and/or a random access memory in buffer memory packaged in combination with a NAND flash memory because the phase change memory has sufficiently high performance.例文帳に追加

相変化メモリは十分に低コストであることが可能であるため、低コストのＮＡＮＤフラッシュと置き換えることが可能であり、相変化メモリは十分高い性能を有するため、ＮＡＮＤフラッシュメモリを伴ってパッケージングされるバッファメモリにおいてスタティックランダムアクセスメモリ及び／又はランダムアクセスメモリと置き換えることが又できる。 - 特許庁

As access mode for the CF/ATA card 31, a special memory space access mode wherein a common memory space is made effective is added and in the mode, a random access memory 8 is allocated to the common memory space; when the mode is selected, data stored on the CF/ATA card 31 are transferred to the memory 8 and the data in the memory 8 are accessed at random.例文帳に追加

ＣＦ／ＡＴＡカード３１へのアクセスモードとして、コモンメモリ空間を有効にした特殊メモリ空間アクセスモードなるモードを追加し、そのモードでのコモンメネリ空間に、ランダムアクセス可能なメモリ８を割り当て、前記モードの選択時には、ＣＦ／ＡＴＡカード３１に記憶のデータを前記メモリ８に転送した上で、そのメモリ８上のデータに対し、ランダムアクセスする。 - 特許庁

The memory control system is provided with a memory 5 having plural memory banks 51 to 54 capable of independently storing row addresses, plural request devices 2, 6, 7 capable of accessing the memory 5 and a memory controller 4 for receiving access requests from respective request devices 2, 6, 7, selecting any one of the requests by arbitration and allowing the request device outputting the selected access request to access the memory 5.例文帳に追加

それぞれが独立して行アドレスを保持することが可能な複数のメモリバンク５１〜５４を有するメモリ５と、該メモリ５にアクセス可能な複数の要求装置（２，６，７）と、これら要求装置からのアクセス要求を受け、調停によりいずれか１つのアクセス要求を選択してメモリ５へのアクセスを許可するメモリ制御装置４とを有する。 - 特許庁

When a control circuit 11 detects an access to the regular memory block shown by the relief information, the circuit switches the access to the regular memory block to an access to a corresponding spare memory block, and when the circuit detects occurrence of an erasure error, the circuit performs control for adding relief information which associates the memory block related to the error with the spare memory block.例文帳に追加

制御回路（１１）は、救済情報で示される正規のメモリブロックへのアクセスを検出すると正規メモリブロックアクセスを対応予備メモリブロックアクセスに切り換え、消去エラーの発生を検出したときは当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加する。 - 特許庁

The memory card includes a non-volatile memory having memory capacity larger than the maximum memory capacity defined in the first standard, and a control part for controlling access to the non-volatile memory.例文帳に追加

本発明のメモリカードは、第１の規格で定められた最大メモリ容量よりも大きいメモリ容量を有する不揮発性メモリと、不揮発性メモリへのアクセスを制御する制御部と、を備える。 - 特許庁

The memory controller 25 is of a specification that allows the memory controller 25 to access-control up to one memory slot to which the memory module is attached in addition to an onboard memory which is to be directly mounted on the main circuit board 5 for operation.例文帳に追加

メモリコントローラ２５は、メイン回路基板５に直接実装されて動作するオンボードメモリに加えて、メモリモジュールが装着される１つのメモリスロットまでをアクセス制御可能な仕様である。 - 特許庁

This processor has: an instruction pipeline executing a processor instruction for defining a memory access size; and a cache memory including mapping logic wherein a cache line is stored in a plurality of memory banks each having a block size larger than the memory access size and wherein a group of consecutive bits of a size equal to the memory access size is stored in different memory banks among the plurality of memory banks.例文帳に追加

本発明にかかるプロセッサは、メモリアクセスサイズを定義するプロセッサ命令を実行する命令パイプラインと、メモリアクセスサイズより大きいブロックサイズを有する複数のメモリバンクにキャッシュラインを格納し、この複数のメモリバンクのうちの異なるものに上記メモリアクセスサイズに等しいサイズの連続したビットのグループを格納するマッピングロジックを含むキャッシュメモリとを具備する。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

In Figure, the axis of abscissas shows the frequency in memory access permitted for one frame, and two kinds of source image data to be synthesized are described, and the frequency in memory access of one frame is limited, that is, the frequency in first access processing and that in second access processing are limited to two respectively and that in third access processing is limited to one.例文帳に追加

この図は横軸が１フレームにおける可能なメモリアクセスの回数を示すものであり、合成するソース画像データが2種類として記述され、第1及び第2のアクセス処理が各々2回と、第3のアクセス処理が1回とに、1フレームのメモリアクセス回数が限られている。 - 特許庁

An access control section 121 permits access to the content memory section 122 of the communication terminal and prohibits access to the server when the type of connection to the communication terminal is the first connection, and the access control section 121 permits access to the content memory section 122 of the communication terminal and the server when the type of connection is the second connection.例文帳に追加

アクセス制御部１２１は、通信端末との間の接続タイプが、第一接続である場合、通信端末のコンテンツメモリ部１２２へのアクセスを許可し、サーバへのアクセスを禁止し、第二接続である場合、通信端末のコンテンツメモリ部１２２及びサーバへのアクセスを許可する。 - 特許庁

Then, the measurement data taken from the outside are written in a data area 32 of the random access memory 3, and after the whole measurement data are written in the random access memory 3, the copy operation program 31 in the random access memory 3 is executed, to thereby write the whole measurement data in a data area 24 in the flash memory 2.例文帳に追加

その後、外部から取込まれた計測データをランダムアクセスメモリ３のデータエリア３２に書込み、ランダムアクセスメモリ３に全ての計測データが書込まれた後、ランダムアクセスメモリ３のコピー操作プログラム３１を実行して全ての計測データをフラッシュメモリ２のデータエリア２４に書込む。 - 特許庁

When a write access request caused in a 1st processing system 12 is supplied to an access arbitration circuit 20 and an access to a memory 16 is allowed, alarm information of the 1st processing system 12 is written in a 1st memory area 16A and a 2nd memory area 16B of the memory 16.例文帳に追加

第１の処理系１２で発生した書き込みアクセス要求をアクセス調停回路２０へ供給してメモリ１６へのアクセスが許容されると、第１の処理系１２の警報情報をメモリ１６の第１のメモリ領域１６Ａ，第２のメモリ領域１６Ｂに書き込む。 - 特許庁

The memory controller is provided with an access control means controlling access to the flash memory and a signal output means outputting a writing data signal for diagnosing the operation of the flash memory or the quality of the block to a data bus of the flash memory.例文帳に追加

フラッシュメモリに対するアクセスを制御するアクセス制御手段と、フラッシュメモリのデータバスに、フラッシュメモリの動作若しくはブロックの良否を診断するための書込みデータ信号を出力する信号出力手段を備える。 - 特許庁

This memory device is provided with a dual port memory equipped with a first port corresponding to an externally started memory access operation and a second port for dealing with the memory access operation related with an error check and error correcting operation.例文帳に追加

本発明のメモリ装置は、外部的に開始されたメモリアクセス動作に対する第一ポートを具備すると共にエラーチェック及びエラー補正動作と関連するメモリアクセス動作を取扱う第二ポートを具備しているデュアルポートメモリを有している。 - 特許庁

In the device provided with a detachable memory card and a communication interface, at the time of controlling external equipment through the communication interface, a memory card take-out alarm is displayed not only during memory access but also in the condition that the memory access can occur.例文帳に追加

着脱可能なメモリカードと通信インタフェースを備えた装置において、通信インタフェースを経由して外部機器を制御する際に、メモリアクセス中のみならずメモリアクセスが起こり得る状況にはメモリカード抜き取り警告を表示する。 - 特許庁

After receiving the access request from the central memory control part 2, the memory bridge devices 3 to 5 execute access corresponding to connected storage devices (SDRAM, ROM1, ROM2, SD memory card), and return a reply to the central memory control part 2.例文帳に追加

メモリブリッジ装置３〜５は、中央メモリ制御部２からアクセス要求を受けたら接続された記憶装置（ＳＤＲＡＭ、ＲＯＭ１、ＲＯＭ２、ＳＤメモリカード）に応じたアクセスを実行し、応答を中央メモリ制御部２に返す。 - 特許庁

The apparatus for fast data transfer comprises a memory 28, a direct memory access controller 36 operatively coupled to the memory, and a display controller 40 operatively coupled the direct memory access controller and configured to transfer a data stream from the memory to the display controller.例文帳に追加

高速データ伝送装置は、メモリ２８と、メモリに動作的に結合された直接メモリアクセスコントローラ３６と、直接メモリアクセスコントローラに動作的に結合されていて、データストリームをメモリからディスプレイコントローラに伝送するよう構成されたディスプレイコントローラ４０とを有する。 - 特許庁

To provide a software testing method which can accurately detect memory access and a memory leakage even for a system which should make real-time response and a system which has memory restriction as a dynamic detecting method for detecting illegal memory access and a memory leakage of a software system.例文帳に追加

ソフトウェアシステムの不正なメモリアクセス及びメモリリークを検出するための動的な検出方法において、リアルタイム性が要求されるシステムやメモリ制限のあるシステムでも、的確にメモリアクセス及びメモリリークの検出を行えるソフトウェア試験方法を提供する。 - 特許庁

The electronic apparatus is provided at least with a memory control means 1 for maintaining the expansion memory 3 in a self-refresh mode when there is no memory access and on the other hand, releasing a self-refresh command, reading data and writing the data when the add-in memory 3 becomes the target of memory access.例文帳に追加

メモリアクセスのないときには増設メモリ３をセルフリフレッシュモードに保持する一方、メモリアクセスの対象になったときには、セルフリフレッシュ指令を解除して、データの読出し、書き込みを行うことを特徴とするメモリ制御手段１を少なくとも備えている。 - 特許庁

The data processor is provided with an external user memory 1, an internal user memory 2, a CPU 4, a data bus 5, an address bus 6 to be required for data access to the external user memory 1, the internal user memory 2 and the CPU 4, a data port 7 and an address port 8 to be required for access to the external user memory 1.例文帳に追加

外部ユーザーメモリ１と内部ユーザメモリ２と、ＣＰＵ４と、外部ユーザーメモリ１及び内部ユーザーメモリ２とＣＰＵ４とのデータアクセスに必要なデータバス５およびアドレスバス６と、外部ユーザーメモリ１とのアクセスに必要なデータポート７とアドレスポート８とを備える。 - 特許庁

According to this, the access signal from a CPU 011 to the high-speed memory 020 is output out of the control LSI 0101 via the high-speed memory bus 017→the bus trace signal switching part 015→the low-speed memory bus 018, and the access state to the high-speed memory 020 can be thus observed on the low-speed memory side.例文帳に追加

これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 - 特許庁

To provide a method and apparatus for memory control for time alignment capable of reducing the time to access a memory by reducing the capacity of a time alignment memory and effectively using the high-speed access performance of an SDRAM.例文帳に追加

タイムアライメント用メモリ制御方法又は制御装置において、タイムアライメント用メモリの容量を削減し、ＳＤＲＡＭの高速アクセス性能を有効に利用して、メモリに対するアクセス時間を短縮する。 - 特許庁

A memory access monitoring part 5 monitors a monitor target process 4, and when a memory place whose write-in access is generated is executed, the memory place is added to an original code candidate list as the candidate of the original code.例文帳に追加

メモリアクセス監視部５は監視対象プロセス４を監視し、書き込みアクセスが発生したメモリ箇所が実行された場合に、当該メモリ箇所をオリジナルコードの侯補としてオリジナルコード候補リストに追加する。 - 特許庁

To sharply shorten a processing time for memory access when a TLB mistake occurs in memory access in an information processor having a cache memory, a TLB and a TSB.例文帳に追加

キャッシュメモリ，ＴＬＢ，及びＴＳＢをそなえた情報処理装置において、メモリアクセスの際にＴＬＢミスが発生した場合における当該メモリアクセスの処理時間を大幅に短縮できるようにする。 - 特許庁

The memory access circuit is provided with a test data generation circuit for generating test data and a memory access test control circuit for outputting a memory write test start signal in response to an external synchronizing signal.例文帳に追加

メモリアクセス回路は、テストデータを生成するテストデータ生成回路と、外部同期信号に応答してメモリ書き込みテストスタート信号を出力するメモリアクセステスト制御回路とを具備する構成である。 - 特許庁

A transfer control circuit (140) responds to a memory card access processing request supplied to the input/output interface control circuit, and gives an instruction of the memory card access to the memory card interface control circuit.例文帳に追加

前記入出力インタフェース制御回路に供給されるメモリカードアクセス処理要求には転送制御回路（１４０）が応答して前記メモリカードインタフェース制御回路にメモリカードアクセスの指示を与える。 - 特許庁

This memory control device starts a memory read access at the time of setting an address and stores the read data in FIFO in a signal processor so as to perform the memory read access from the CPU at a high speed.例文帳に追加

アドレスを設定した時点でメモリへのリードアクセスを開始し，読み出したデータを信号処理装置内のＦＩＦＯに格納することによって，ＣＰＵからのメモリリードアクセスを高速に行なうことができる。 - 特許庁

The semiconductor memory device has a system for executing an access operation in the memory block segment instead of a system for executing the access operation in the memory block.例文帳に追加

本発明の好適な実施の形態に係るによる半導体メモリ装置はメモリブロック単位でアクセス動作を実行する方式に代えてメモリブロックセグメント単位でアクセス動作を実行する方式を有する。 - 特許庁

To provide a cache memory control circuit, capable of operating a cache memory, in an access mode in which the cache memory operates with as low power consumption as possible, while keeping the cache hit performance equivalent to that in a normal access mode.例文帳に追加

通常アクセスモードと同等のキャッシュヒット性能を持ちつつ、可能な限りの低消費電力で動作するアクセスモードでキャッシュメモリを動作させることができるキャッシュメモリ制御回路を提供する。 - 特許庁

An external bus 28 is shared by an external memory 30 and an emulation memory 32, and in an emulation mode, an access to an internal ROM 16 of a CPU 12 is switched to an access to the memory 32.例文帳に追加

外部メモリ３０とエミュレーションメモリ３２で外部バス２８を共用し、エミュレーションモード時にＣＰＵ１２の内部ＲＯＭ１６へのアクセスを外部バス２８を介したエミュレーションメモリ３２へのアクセスに切り替える。 - 特許庁

A service permission ticket(SPT) as a memory access control ticket is outputted from an access device to a memory-mounted device to carry out processing according to file designation and access mode designation data described in the ticket (SPT) by the memory-mounted device.例文帳に追加

メモリ搭載デバイスに対して、アクセス機器からメモリアクセス制御チケットとしてのサービス許可チケット（ＳＰＴ）を出力し、チケット（ＳＰＴ）に記述されたファイル指定、アクセスモード指定データに従った処理をメモリ搭載デバイスにおいて実行する構成とした。 - 特許庁

In the access to stored data in a memory card 10 from a host equipment side with the memory card 10 installed therein, the unique password of the memory card 10 is confirmed by an access right authentication part 16, whereby each access right (read, write, delete) is given thereto.例文帳に追加

メモリカード１０が装着されたホスト機器側からメモリカード１０の格納データへアクセスする場合に、アクセス権認証部１６によって、そのメモリカード１０固有のパスワードを確認することで、各アクセス権（読出し・書込み・消去）が与えられる。 - 特許庁

To provide a semiconductor memory device and a memory system which perform standing-by in low power consumption when there is no need for read/write access and perform access without a delay when read/write access is required, and to provide a refresh control method for a semiconductor memory device.例文帳に追加

リードライトアクセスが必要ないときに低消費電力で待機すると共に、リードライトアクセスが必要になったときに遅滞なくアクセスできる半導体記憶装置、メモリシステム及び半導体記憶装置におけるリフレッシュ制御方法を提供する。 - 特許庁

The interface circuit 4 performs an access operation at prescribed access timing which is prescribed in the memory 3, the first CPU 1 and the second CPU 2 perform access operations at timing equal to or faster than double of the prescribed access timing which is prescribed in the memory 3.例文帳に追加

インターフェース回路４は、メモリ３で規定されている規定アクセスタイミングでアクセス動作を行い、第１のＣＰＵ１および第２のＣＰＵ２は、メモリ３で規定されている規定アクセスタイミングの２倍以上のタイミングでアクセス動作を行う。 - 特許庁

The gateway 117 includes a plurality of user access ports for providing access to the memory assemblies 125, and a file manager which is configured to receive a request from a user for access to the memory assemblies 125 at the user access ports for either file storage or random access operations and to allocate an allocation unit of available memory in the memory assemblies 125.例文帳に追加

ゲートウェイ１１７は、メモリアセンブリ１２５へのアクセスを提供する複数のユーザーアクセスポートと、ユーザーアクセスポートにおいて、ユーザーからファイル格納動作又はランダムアクセス動作のいずれかのためのメモリアセンブリ１２５へのアクセス要求を受信するように、かつ、メモリアセンブリ１２５における利用可能なメモリの割当てユニットを割り当てるように構成されたファイルマネージャーとを備える。 - 特許庁

The memory system comprises a plurality of nonvolatile memory chips CHIP1 and CHIP2 having a plurality of independently memory-operable memory banks BNK2 and BNK2; and a memory controller 5 capable of independently access-controlling the nonvolatile memory chips.例文帳に追加

メモリシステムは、夫々独立にメモリ動作可能な複数のメモリバンク（ＢＮＫ１，ＢＮＫ２）を有する複数の不揮発性メモリチップ（ＣＨＰ１，ＣＨＰ２）と、前記不揮発性メモリチップに対して個別にアクセス制御可能なメモリコントローラ（５）とを含む。 - 特許庁

The memory control means permits the access to the protective area when receiving the request of the access by the first access request means, and inhibits the access to the protective area when receiving the request of the access by the second access request means.例文帳に追加

前記メモリ制御手段は、前記第１のアクセス要求手段によるアクセスの要求を受け付けたときには、前記保護領域へのアクセスを許可し、前記第２のアクセス要求手段によるアクセスの要求を受け付けたときには、前記保護領域へのアクセスを禁止する。 - 特許庁

In the system for managing processing of data access from access equipment to the memory packaged device, a service permission ticket(SPT) is issued as an access control ticket to which an access mode permitted to the access equipment such as reader/writer is set.例文帳に追加

メモリ搭載デバイスに対する、アクセス機器からのデータアクセス処理を管理するシステムであり、リーダライタ等のアクセス機器に対して許容されるアクセスモードを設定したアクセス制御チケットとしてのサービス許可チケット（ＳＰＴ）を発行する。 - 特許庁

To reduce a layout area of a circuit relating to writing in a magnetic random access memory.例文帳に追加

磁気ランダム・アクセス・メモリの書込に関連する回路のレイアウト面積を低減する。 - 特許庁

A termination controller 26 detects the termination of each of the memory access commands by managing issuance and the termination of all the micro commands belonging to each of the memory access commands.例文帳に追加

終了コントローラ２６は、各メモリアクセスコマンドに属する全マイクロコマンドの発行及び終了を管理することによって、各メモリアクセスコマンドの終了を検出する。 - 特許庁