memory-deviceの部分一致の例文一覧と使い方
該当件数 : 24671件
METHOD FOR CONTROLLING PHASE TRANSITION OF FRACTAL AGGREGATE, FRACTAL AGGREGATE, FERROMAGNETIC FRACTAL, AGGREGATE, INFORMATION PROCESSING METHOD, INFORMATION MEMORY METHOD, INFORMATION MEMORY MEDIUM, INFORMATION PROCESSING DEVICE AND INFORMATION MEMORY DEVICE例文帳に追加
フラクタル結合体の相転移の制御方法、フラクタル結合体、強磁性フラクタル結合体、情報処理方法、情報記憶方法、情報記憶媒体、情報処理装置および情報記憶装置 - 特許庁
The memory system and the method for recording data in a memory device which is selectively operated between the dual DQS mode and the single DQS mode having data inversion and reading out the data from the memory device are provided.例文帳に追加
デュアルDQSモードとデータ反転を有する単一DQSモードとの間で選択的に動作するメモリ装置にデータを記録し、メモリ装置でデータを読み出すメモリシステム及び方法である。 - 特許庁
To increase a speed of writing to a nonvolatile memory by reducing the number of control memories within a memory controller in a nonvolatile storage device and also reducing the number of wirings of a memory bus connecting the memory controller and the nonvolatile memory.例文帳に追加
不揮発性記憶装置においてメモリコントローラ内の制御メモリを削減すると共に、メモリコントローラと不揮発性メモリを結ぶメモリバスの配線数を少なくし、ひいては不揮発性メモリへの書き込み速度を向上させることを目的とする。 - 特許庁
In the semiconductor integrated circuit device incorporating a flash memory 2 and a RAM 3, when a defective memory exists, relieving information stored in a mat 2e for preserving relieving information of the flash memory 2 is transferred to the flash memory 2, a memory block 3_1, 3_2.例文帳に追加
フラッシュメモリ2、RAM3が内蔵された半導体集積回路装置であって、不良ビットが存在する場合、フラッシュメモリ2の救済情報保存用マット2eに格納された救済情報をフラッシュメモリ2、メモリブロック3_1 ,3__2 に転送する。 - 特許庁
The memory device includes a first memory including a nonvolatile memory element and a second memory (data buffer) for temporarily storing data in verifying operation in which whether or not the data are correctly written into the first memory is verified.例文帳に追加
不揮発性の記憶素子を有する第1の記憶部と、上記第1の記憶部へのデータの書き込みが正確に行われたかどうかを検証するベリファイ動作において、上記データを一時的に保存するための第2の記憶部(データバッファ)とを有する。 - 特許庁
The semiconductor device includes a plurality of memory blocks which include a plurality of memory cell groups having memory cells connected to word lines and selection gates for selecting the plurality of memory cell groups, and the selection gates in the non-selective memory block are programmed at a read operation.例文帳に追加
半導体装置は、ワード線に接続されたメモリセルを含む複数のメモリセル群と該複数のメモリセル群を選択する選択ゲートとを含む複数のメモリブロックを含み、読み出し時、非選択のメモリブロック内の選択ゲートがプログラムされている。 - 特許庁
This organic memory device comprises a substrate, a first electrode formed on the substrate, an organic memory layer formed on the first electrode, a second electrode formed on the organic memory layer, and an embossed structure forming an active memory region in the organic memory layer.例文帳に追加
基板、前記基板上に形成された第1電極、前記第1電極上に形成された有機メモリ層、前記有機メモリ層上に形成された第2電極、及び前記有機メモリ層にメモリ活性領域を形成するエンボス構造物を含む。 - 特許庁
To provide a file device capable of validly utilizing a memory, and improving convenience by switching a memory area used by a flash memory card with an unused alternate memory area when the life of the memory area runs out or an error occurs.例文帳に追加
フラッシュメモリカードの使用しているメモリ領域が寿命に達した場合やエラー発生時に、未使用の交替メモリ領域に切り替えて使用することにより、メモリの有効活用を図り、利便性の向上を図ることができるファイル装置を提供する。 - 特許庁
The memory device is equipped with a reference circuit 1 in which a reference memory element 50 having the same property as that of a memory element 51 is used and a memory energizing circuit 2 which sets the read current of the memory element referring to the amount of a current which is made to flow in the reference circuit 1.例文帳に追加
メモリ素子51と同じ特性の参照メモリ素子50を用いた参照回路1と、この参照回路1に流れる電流量を参照してメモリ素子の読み出し電流を設定するメモリ通電回路2とを備えた。 - 特許庁
To provide a nonvolatile memory device having a structure in which memory cells adjoining each other in a height direction share a word line or a bit line, the nonvolatile memory device being made less in number of processes of forming contacts provided to the nonvolatile memory device than before.例文帳に追加
高さ方向に隣接するメモリセル間でワード線またはビット線を共有する構造の不揮発性記憶装置において、この不揮発性記憶装置に設けられるコンタクトを形成するための工程数を従来に比して削減することができる不揮発性記憶装置を提供する。 - 特許庁
The game machine is equipped with a determination means (game control device 30) which judges random number values and a start memory display control means (direction control device 40) which displays information about start memory stored in a start memory means (game control device 30) as a start memory display 70.例文帳に追加
乱数値を判定する判定手段(遊技制御装置30)と、始動記憶手段(遊技制御装置30)に記憶された始動記憶についての情報を始動記憶表示70として表示する始動記憶表示制御手段(演出制御装置40)とを備える。 - 特許庁
To provide a memory malfunction detecting device for image processing which correctly detects an abnormal operation without monitoring an image signal when a memory for image processing abnormally operates, and to provide an image display device using the memory malfunction detecting device, and a memory malfunction detecting method for image processing.例文帳に追加
画像処理用メモリが異常動作となった場合に、画像信号を監視することなく正しく異常動作を検出できる画像処理用メモリ誤動作検出装置、これを用いた画像表示装置、および画像処理用メモリ誤動作検出方法を得ることを目的とする。 - 特許庁
A memory block evacuation control part 14 stores contents of the memory block #1 selected by the memory management part 16 into a storage device 12 by a block size amount, and stores allocated virtual memory address information into the storage device 12 as management information.例文帳に追加
メモリブロック退避制御部14は、メモリ管理部16で選択されたメモリブロック#1の内容をブロックサイズ分、ストレージデバイス12に格納するとともに、管理情報として、割り当てられていた仮想メモリアドレス情報をストレージデバイス12に格納する。 - 特許庁
To provide a flash memory control device that can inherit existing firmware resources without any modifications to an interface with firmware connected to the flash memory control device even when the internal block and page configurations of flash memory are changed with a memory capacity expansion.例文帳に追加
メモリ容量拡大に伴うフラッシュメモリ内部のブロック構成やページ構成変更時にも、フラッシュメモリ制御装置と接続するファームウェアとのインターフェースを変更せず、既存ファームウェア資源を継承可能なフラッシュメモリ制御装置を提供する。 - 特許庁
To provide a semiconductor memory device in which reliability of data is high when user data is input and output, which is provided with compatibility with a conventional device, and in which memory capacity of user data is high, in a semiconductor memory device mounting an ECC circuit.例文帳に追加
ECC回路を搭載した半導体記憶装置において、ユーザデータの入出力に際し、データの信頼性が高く、従来の装置とも互換性を備えかつユーザデータの記憶容量の高い半導体記憶装置を提供する。 - 特許庁
A battery with a memory for storing information, a power tool with a memory for storing information regarding the device, and a device for reading information stored in the memory of a charger, the battery, and/or a power device.例文帳に追加
情報を記憶できるメモリを有する電池、装置についての情報を記憶できるメモリを有する動力工具、そして充電器、電池及び/又は電力装置のメモリに記憶された情報を読み取るための読取り装置も提供する。 - 特許庁
Further, a memory of the other board which is connected to the board from the MCU of the board on the main device side and which is removed from the main device is controlled to write correction value data stored in the memory of the other board in the memory of the board on the main device side.例文帳に追加
主装置側の基板のMCUから当該基板に接続され、主装置から取り外された他の基板のメモリを制御して、他の基板のメモリに記憶される補正値データを、主装置側の基板のメモリに書き込む。 - 特許庁
In another aspect, the semiconductor memory device includes a test circuit for generating leakage current having the amount of current equal to that of operation current during the operation of the semiconductor memory device when a test mode is activated and the semiconductor memory device is in a standby state.例文帳に追加
また、他の発明は、テストモードが活性化し、半導体メモリ装置のスタンバイ状態時、前記半導体メモリ装置の動作時の動作電流と同一の電流量を有する漏れ電流を発生させるテスト回路を含む。 - 特許庁
To provide a semiconductor memory array device and a manufacturing method thereof, where the memory array device is capable of carrying out a read-out operation stably by a method wherein a means that is independent of the state of an adjacent EEPROM cell when the memory array device is kept in a read-out operation is provided.例文帳に追加
読み出し動作時に、隣接EEEPROMセルの状態に依存しない手段を講じることにより、安定した読み出し動作を実現する半導体メモリアレイ装置およびその製造方法を提供する。 - 特許庁
When the data stored in a memory device having the memory of the large capacity is transferred to the recording and reproducing device, the authentication is executed to each other and the identification codes attached to each of the recording media to be recorded are stored into the memory device.例文帳に追加
大容量のメモリを備えた記憶装置に蓄えられたデータを、記録再生装置に転送する時に、相互に認証を行う共に、記録する記録媒体ごとに付加された識別符号を記憶装置に格納する。 - 特許庁
The memory protection device with a CPU 1 and an one chip memory 2 has a write signal generation circuit 3 that generates a write memory signal and an external device recognition circuit 4 that can recognize the connection of the external device to the circuit.例文帳に追加
CPU1と1チップのメモリ2を備えた処理装置には、メモリのライト信号を生成するライト信号生成回路3と、外部装置の接続を認識することが可能な外部装置接続認識回路4が設けられる。 - 特許庁
To provide the method of manufacturing a semiconductor memory device in which there are less deterioration and variation in the property of a Vpp transistor, and which provides the stable memory cell property of a flash memory.例文帳に追加
Vppトランジスタの特性の劣化やばらつきが少なく、安定したフラッシュメモリのメモリセル特性を得ることができる半導体記憶装置の製造方法を得ること。 - 特許庁
To obtain a system capable of virtually reading and writing as a signal high speed memory at the time of obtaining an access device by combining a high speed memory with a low speed memory.例文帳に追加
高速メモリと低速メモリとを組み合せてアクセス装置を得る場合に仮想的に1つの高速メモリとして読み出し及び書き込みの出来るシステムを得る。 - 特許庁
To provide an image display device capable of drawing and displaying it by using a memory with a small capacity without using a frame memory for one picture, a dedicated local memory, etc.例文帳に追加
1画面分のフレームメモリや専用のローカルメモリ等を必要とせず少ない容量のメモリを用いて、描画およびその表示が行える画像表示装置を提供する。 - 特許庁
This semiconductor integrated circuit device is provided with a cache BIST controller 204 for performing the function test of a cache memory including a function test unique to a cache memory, and for diagnosing the defective part of the cache memory 202.例文帳に追加
キャッシュメモリ固有の機能テストを含めたキャッシュメモリの機能テストを実行しキャッシュメモリ202の不良個所を診断するキャッシュBISTコントローラ204を設ける。 - 特許庁
To provide a semiconductor memory device capable of reducing the influence of a read retention failure in a second nonvolatile memory when a first nonvolatile memory is accessed.例文帳に追加
第1不揮発性メモリをアクセスするときに、第2不揮発性メモリにおけるリードリテンション不良の影響を低減することができる半導体記憶装置を提供すること。 - 特許庁
When a USB memory is connected to an all-in-one device, the mode that has been formerly executed on a connected USB memory (a scan-to-memory mode or a direct-print mode) is executed.例文帳に追加
複合機にUSBメモリを接続したときには、以前、接続されたUSBメモリに対して実行されたモード(スキャントゥメモリモードまたはダイレクトプリントモード)が実行される。 - 特許庁
To provide a memory controlling method and device capable of arbitrating various memory access requests by simple circuit constitution and reducing the deterioration of memory access performance.例文帳に追加
この発明は、容易な回路構成により各種メモリアクセス要求を調停し、メモリアクセス性能の低下を低減することのできるメモリ制御方法及び装置を提供する。 - 特許庁
Thus, the reliability for the data holding of the nonvolatile memory is improved even when the host device does not read the stored information from the nonvolatile memory of the memory card.例文帳に追加
したがって、ホスト装置がメモリカードの不揮発性メモリから記憶情報を読み出さなくても不揮発性メモリのデータ保持に対する信頼性を向上させることができる。 - 特許庁
To provide a memory card that can write/read data to/from a nonvolatile memory safely without using a dedicated command between an external device and a controller in the memory card.例文帳に追加
外部機器とメモリカード内コントローラの間で専用コマンドを設けることなく、安全性を高めた、不揮発性メモリへのデータの書込み/読出しができるメモリカードを実現すること。 - 特許庁
To provide a memory element of a variable-resistance nonvolatile memory device using a variable-resistance material varying in electric resistance value when applied with a voltage, and to provide a method of manufacturing the memory element.例文帳に追加
電圧印加により電気抵抗値が変化する抵抗変化材料を利用した不揮発性メモリー装置のメモリー素子及び、メモリー素子の製造方法を提供する。 - 特許庁
To reduce the power consumption by making off the supply of voltage to the terminal part of a memory bus line in the state where exchange of data is not carried out between a memory controller and a memory device.例文帳に追加
メモリコントローラとメモリデバイス間でデータのやり取りを行わない状態のときにはメモリバスラインの終端部の電圧供給をオフして消費電力を削減する。 - 特許庁
This memory control device 37 imposed between a plurality of masters M1-Mn and a DRAM (Dynamic Random Access Memory) includes a memory sequence control circuit 64, and a latency improvement circuit 67 or the like.例文帳に追加
複数のマスターM1〜MnとDRAMとの間に介在するメモリーコントローラー37は、メモリーシーケンス制御回路64とレイテンシー改善回路67等を備える。 - 特許庁
To shorten the period until all image data is stored in a frame memory, in a drawing device for storing an image in the frame memory via a cache memory.例文帳に追加
キャッシュメモリを経由してフレームメモリに画像を格納する描画装置においてフレームメモリに画像データの全てが格納されるまでの時間を短縮することを目的とする。 - 特許庁
The memory managing device comprises a data memory 3 composed of a RAM or the like, a link list memory 5, and an address control part 4 arranged and connected to between both the memories 3 and 5.例文帳に追加
メモリ管理装置1は、RAM等より成るデータメモリ3、リンクリストメモリ5及びこれら両メモリ3、5間に配置接続されたアドレス制御部4で構成される。 - 特許庁
The ferroelectric memory device is provided with a first kind ferroelectric memory MC1 group with a high imprint characteristic and a second kind ferroelectric memory MC2 group with a low imprint characteristic.例文帳に追加
インプリント特性が大きい第1種の強誘電体メモリ素子MC1の群と、インプリント特性が小さい第2種の強誘電体メモリ素子MC2の群とを備える。 - 特許庁
The image inspection device 100 includes an image data inputting part 210, a control part 220, an application memory part 270, a set value memory part 272 and a template memory part 274.例文帳に追加
検査装置100は、画像データ入力部210と、制御部220と、アプリケーション記憶部270と設定知己億部272とテンプレート記憶部274とを含む。 - 特許庁
To provide a nonvolatile semiconductor memory device such that incidence of UL light on memory cell regions is suppressed in manufacturing processes and local variations in memory cell characteristics is suppressed.例文帳に追加
製造工程においてメモリセル領域へのUV光の入射が抑えられ、メモリセル特性の局所的なバラツキが抑えられた不揮発性半導体記憶装置を提供する。 - 特許庁
To provide a method for formatting a memory medium of a medium exchange type memory device capable of reducing the labor for the physical format processing of the memory medium.例文帳に追加
記憶媒体の物理フォーマット処理の手間を軽減することのできる媒体交換型記憶装置の記憶媒体フォーマット方法を提供することを目的としている。 - 特許庁
This device has a memory transistor group 10 including a plurality of memory transistors connected in series, and a data read line 16 from which data of the memory transistors is outputted.例文帳に追加
直列接続された複数のメモリトランジスタ11を含むメモリトランジスタ群10、メモリトランジスタ11のデータが出力されるデータ読み出し線16を有している。 - 特許庁
To obtain a memory device with redundant memory cell defect relieving function which can realize accurately defect relieving for a redundant memory cell with appropriate and simple constitution.例文帳に追加
適切かつ簡潔な構成により冗長メモリセルについての欠陥救済を的確に実現できる冗長メモリセル欠陥救済機能付きメモリ装置を得る。 - 特許庁
To efficiently use a nonvolatile memory even after using the exchange region of a nonvolatile memory in a disk device including a nonvolatile memory whose rewritting frequency is restricted.例文帳に追加
書き換え回数に制限のある不揮発メモリを含むディスク装置において、不揮発メモリの交替領域を使い果たした後も不揮発メモリを効率的に使用する。 - 特許庁
In the semiconductor storage memory device, the data registers 104-1 and 104-2 for latching written data are positioned closely to memory cells MC in a memory core section 100.例文帳に追加
書き込みデータをラッチするためのデータレジスタ104−1,104−2を、メモりコア部100内のメモリセルMCに近接した位置に設けることを特徴とする。 - 特許庁
Then, the memory management device abandons the data as a part of a file of low availability from the buffer memory 4, and stores the data as a part of a file of high availability in the cache memory 5.例文帳に追加
そして、利用可能性が低いファイルの一部であるデータをバッファメモリ4から破棄し、利用可能性が高いファイルの一部であるデータをキャッシュメモリ5に保存する。 - 特許庁
To provide a safety function for handling errors in writing information to a memory array of a memory device and/or reading information from the memory array, at no extra cost.例文帳に追加
メモリデバイスのメモリアレイに情報を書き出す処理、及び/またはメモリアレイから情報を読み取る処理のエラーに対応する安全機能を余剰コストをかけずに備える。 - 特許庁
A coil is formed on a memory device substrate or molded into a plastic mold to create near-field magnetic coupling with the stacked memory devices and the memory controller.例文帳に追加
積層されたメモリデバイスとメモリコントローラとの近傍界磁界結合を作り出すために、コイルがメモリデバイス基板上に形成されているか又はプラスチックモールドに鋳込まれている。 - 特許庁
To provide a simple memory cell replacement method, a program for performing the method, and a semiconductor memory device realizing high speed restoration of a memory cell by the method.例文帳に追加
簡易なメモリセル置換方法と該方法を実行するためのプログラム、及び該方法により高速なメモリセルの修復を実現する半導体記憶装置を提供する。 - 特許庁
The semiconductor memory device is provided with a plurality of memory cells 12 each having a transistor 14 and a capacitor 16, and an element isolation section 22 for executing isolation separation between the memory cells.例文帳に追加
半導体記憶装置は、トランジスタ14及びキャパシタ16を夫々有する複数のメモリセル12と、メモリセル間を素子分離する素子分離部22とを具備する。 - 特許庁
To realize a memory card test device capable of simultaneously inspecting a plurality of memory cards, easy in operation and capable of inspecting a number of the memory cards in a short time.例文帳に追加
複数のメモリカードの検査を同時に行うことができ、操作が容易で、短時間に多数のメモリカードの検査が可能なメモリカード試験装置の実現を課題とする。 - 特許庁
The memory device includes a plurality of word lines, a memory cell array including a plurality of column lines and a plurality of memory cells, a row decoding section, a K bit prefetch section, and an output buffer section.例文帳に追加
メモリ装置は、複数のワードライン、複数のカラムライン、及び複数のメモリセルを含むメモリセルアレイ、ローデコーディング部、Kビットプリフェッチ部、及び出力バッファ部を含む。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|