「parallel memory」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

METHOD FOR PARALLEL RASTERIZATION OF DISPLAY LIST, COMPUTER READABLE MEDIUM, AND COMPUTER READABLE MEMORY例文帳に追加

ディスプレイリストの並行ラスタ化のための方法、コンピュータ可読媒体及びコンピュータ可読メモリ - 特許庁

To display images on plural display screens in parallel by reading out image data from a frame memory.例文帳に追加

フレームメモリから画像データを読み出し複数の表示画面に並列に表示する。 - 特許庁

MEMORY ARCHITECTURE FOR PARALLEL DATA ACCESS IN ARBITRARY DIMENSION OF N-DIMENSIONAL RECTANGULAR DATA ARRAY例文帳に追加

Ｎ次元矩形データアレイの任意の所与次元におけるパラレルデータアクセスのためのメモリアーキテクチャ - 特許庁

A Zener diode 15, a capacitor 16 and a nonvolatile memory 17 are placed in parallel with the microcomputer 7.例文帳に追加

マイコン７と並列にツェナーダイオード１５、コンデンサ１６、不揮発性メモリ１７が配置される。 - 特許庁

A data memory 21 having a plurality of access ports performing parallel operation holds computing data.例文帳に追加

データメモリ（２１）は並列動作可能な複数のアクセスポートを有し演算データを保持する。 - 特許庁

To provide a parallel processing method for multi-dimensional Fourier transform effectively using a cache memory.例文帳に追加

キャッシュメモリを有効に利用した多次元フーリエ変換の並列処理方法を提供する。 - 特許庁

A memory of the NODE, each I/F (serial, parallel, Ethernet (R) or the like) are initialized (S3).例文帳に追加

ＮＯＤＥのメモリ、各Ｉ／Ｆ（シリアル，パラレル，イーサネット（登録商標）等）の初期化（Ｓ３）。 - 特許庁

In another example of the first and second memory structures, the data and ECC are included in different memory banks and are accessed in parallel.例文帳に追加

他の実施例による第１及び第２メモリ構成では、データとＥＣＣは異なるメモリバンクに備えられ、パラレルにアクセスされる。 - 特許庁

To achieve parallel processing of low-priority memory access without lowering efficiency of high-priority memory access.例文帳に追加

優先度の高いメモリアクセスの効率を低下させることなく、優先度の低いメモリアクセスの並列処理を実現できるようにする。 - 特許庁

IC memory devices include a memory cell array that is configured to output data bits in parallel at a first data transfer rate and an output circuit.例文帳に追加

第１データ転送速度で並列にデータビットを出力するメモリセルアレイと出力回路とを含む半導体装置である。 - 特許庁

Each of a plurality of memory subblocks includes a plurality of memory transistors that are connected in parallel between a first node and a second node.例文帳に追加

複数のメモリサブブロックの各々は、第１ノードと第２ノードとの間に並列接続された複数のメモリトランジスタを含む。 - 特許庁

To reduce the number of pin terminals of a controller for accessing a synchronous type memory and a non synchronous type memory in parallel or simultaneously.例文帳に追加

同期型メモリと非同期型メモリとに並列的または同時的にアクセスするコントローラのピン端子数を削減すること。 - 特許庁

A packet processing section comprises a buffer memory consisting of a plurality (n) of SDRAMs accessible in parallel, a serial/parallel converter receiving input packets in series and delivering them in parallel, and a parallel/serial converter for storing a plurality of parallel signals read out from the buffer memory and generating an output packet.例文帳に追加

パケット処理部は，並列にアクセス可能な複数（ｎ）個のＳＤＲＡＭで構成するバッファメモリを備え，入力パケットが直列に入力して並列に出力する直並列変換器と，バッファメモリから読み出された複数個の並列信号を格納して直列に出力パケットを発生する並直列変換器とを設ける。 - 特許庁

The state-preserving part holds the USB memory 15, set in parallel to the front surface 2a, in a state positioned parallel to the front surface 2a.例文帳に追加

状態維持部は前面２ａと平行な状態に位置付けられたＵＳＢメモリ１５を当該前面２ａと平行な状態に保つ。 - 特許庁

In the serial/parallel conversion part 21, the bit data transmitted from the exclusive control part 20 are transformed into parallel data to stores to the buffer memory 22.例文帳に追加

シリアル／パラレル変換部２１では、排他制御部２０から伝達されたビットデータをパラレルデータに変換し、バッファメモリ２２に記憶する。 - 特許庁

The scan paths and the SRAM memory units perform a parallel transfer of data from the scan path registers to temporary registers of the SRAM memory units in order to perform a parallel data exchange between the multiple scan path registers.例文帳に追加

該スキャンパス及びSRAMメモリユニットは、SRAMメモリユニットの一時レジスタとの間でスキャンパスレジスタからのデータのパラレル伝送を行って、多数のスキャンパスレジスタ間でのパラレルデータ交換を実施する。 - 特許庁

An information processor is equipped with an instruction parallel processor 4 which executes processing by accessing a local memory 17, at least one functional block accessing the local memory 17, and a local memory interface 10 which divides and transfers data from the local memory 17 to the instruction parallel processor 4.例文帳に追加

ローカルメモリ１７へのアクセスにより処理を実行する命令並列プロセッサ４と、ローカルメモリ１７にアクセスする少なくとも１つの機能ブロックと、ローカルメモリ１７から命令並列プロセッサ４に対するデータを分割転送するローカルメモリインターフェース１０とを備える。 - 特許庁

In this device, the flash memory to be incorporated is arranged as a flash memory 0 part 303 and a flash memory 1 part 304 which have the same capacity and address mapping, and the program/erase parallel processing of the flash memory 0 part 303 and the flash memory 1 part 304 is executed.例文帳に追加

内蔵されるフラッシュメモリを同一容量、アドレスマッピングのフラッシュメモリ０部３０３、フラッシュメモリ１部３０４として配置し、前記フラッシュメモリ０部３０３、前記フラッシュメモリ１部３０４をプログラム、イレース並列処理を実行する。 - 特許庁

To provide a memory device in which data stored in a memory cell array are compared with test data stored in the memory device or inverted data of the test data to detect defect of the memory device and to provide a parallel bit test method of the memory device.例文帳に追加

メモリセルアレイに貯蔵されたデータをメモリ装置の内部に貯蔵されたテストデータまたはテストデータの反転データと比較してメモリ装置の不良を検出するメモリ装置及びこの装置の並列ビットテスト方法を提供する。 - 特許庁

To appropriately determine a code to be transferred when transferring a code from a first memory to a second memory in parallel to executing the code transferred to the second memory.例文帳に追加

第１のメモリから第２のメモリへのコードの転送を、第２のメモリに転送済のコードの実行と並行して行う場合に、転送すべきコードを適切に決定する。 - 特許庁

This device is provided with a parallel/series converter converting parallel data read out from a memory cell into series data, and a switch control circuit receiving a controlling signal and controlling the parallel/series converter.例文帳に追加

メモリセルから読み出される並列データを直列データに変換する並列直列変換器と、制御信号を受け、並列直列変換器を制御するスイッチ制御回路とを備えている。 - 特許庁

To reduce a layout area of a memory cell array in a TC parallel unit series-connected ferroelectric memory.例文帳に追加

本発明は、ＴＣ並列ユニット直列接続型強誘電体メモリにおいて、メモリセルアレイのレイアウト面積を縮小できるようにする。 - 特許庁

To provide a multiprocessor system in which the number of access to a shared memory in parallel processing is reduced.例文帳に追加

並列処理時の共有メモリへのアクセス数を減少させたマルチプロセッサシステムを提供する。 - 特許庁

A plurality of selection transistors are connected in parallel between the memory cells and the first bit line.例文帳に追加

複数の選択トランジスタが記憶素子と第１のビット線との間で並列に接続されている。 - 特許庁

The operations which can be executed in parallel are identified based on information describing the memory access.例文帳に追加

並列に実行できるオペレーションが、メモリアクセスを記載する情報に基づいて識別される。 - 特許庁

The memory controllers perform parallel data access to flash memories on the basis of a read command from a host.例文帳に追加

メモリコントローラは、ホストからのリードコマンドに基づいて、フラッシュメモリから並列にデータをアクセスする。 - 特許庁

Scan paths 104, 105, and 106 are accessed from the memory areas 101, 102, and 103 in parallel.例文帳に追加

スキャンパス１０４，１０５，１０６に対しては、メモリ領域１０１，１０２，１０３よりパラレルにアクセスする。 - 特許庁

Two adjacent blocks are continuously processed and read/write of the frame memory is conducted in parallel therewith.例文帳に追加

隣接した２ブロックが連続的に処理され、それと並行してフレームメモリの読み書きが行われる。 - 特許庁

To improve the throughput of external output operation of read data for a memory block capable of performing parallel operation.例文帳に追加

並列動作可能なメモリブロックに対するリードデータの外部出力動作のスループットを改善する。 - 特許庁

The CPU 2 and 3 connected to a bus B1 operate in parallel, and perform access to the memory controllers 11 and 12.例文帳に追加

バスＢ１に接続されたＣＰＵ２，３は、並列に動作してメモリコントローラ１１，１２にアクセスする。 - 特許庁

Thus, it is possible to read the swap data in parallel by page units from the non-volatile memory banks 22 to 25.例文帳に追加

これにより、不揮発性メモリバンク２２〜２５から、ページ単位で並列的にスワップデータを読み出す。 - 特許庁

The flash memory data storage apparatus renders its embedded flash memory to be accessed with 128-bit data in parallel in a period of 80 ns, while communicating with an external system for 16-bit data in parallel during a period of 20 ns.例文帳に追加

内蔵フラッシュメモリに対しては８０ｎｓの周期で１２８ビットのデータが並列にアクセスされ、外部システムとは２０ｎｓの周期の間に１６ビットのデータが並列に送受信できることになる。 - 特許庁

In a memory system wherein plural pieces of memory modules are arranged in parallel, the module data wiring of each memory module are connected in series, and individual module data wiring do not form branch wiring to the data bus on a mother board of the memory system.例文帳に追加

複数個のメモリモジュールを並列させたメモリシステムでは各メモリモジュールのモジュールデータ配線が一連に接続され、個々のモジュールデータ配線は、メモリシステムのマザーボード上のデータバスに対する分岐配線を構成しない。 - 特許庁

The process is made so that the information of a defective memory cell under previous testing condition is transcribed or transferred to the buffer memory from the fail memory while being in parallel with a write-in to a memory to be tested of a back pattern under the next test condition.例文帳に追加

先の試験条件における不良メモリセル情報を次の試験条件における背面パターンの被試験メモリへの書き込みと並行してフェイルメモリからバッファメモリに転写あるいは転送する。 - 特許庁

The data storage capacitor of each memory cell in the edge memory blocks is connected to two data storage capacitors in parallel to each other, and the shape and the size of these two capacitors are the same as those of the data storage capacitor used in each memory cell in the central side memory blocks.例文帳に追加

エッジに位置したメモリセル内のデータストレージキャパシタは隣接した中央側メモリブロックの各メモリセル内に用いられるデータストレージキャパシタの形態と大きさの２つのデータストレージキャパシタに平行に接続される。 - 特許庁

Since the normal memory cell MC and the redundant memory cell RMC belong to the different memory mats, the normal memory cell MC can be accessed in parallel along with a deciding process by the recovery deciding circuit 300.例文帳に追加

本発明によれば、通常メモリセルＭＣと冗長メモリセルＲＭＣとが互いに異なるメモリマットに属していることから、救済判定回路３００による判定動作と並行して、通常メモリセルＭＣにアクセスできる。 - 特許庁

To provide a distributed memory type multiprocessor system capable of accelerating the execution speed of parallel loops and reducing a used memory amount.例文帳に追加

並列ループの実行速度を高速化できると共に、使用メモリ量を削減することができる分散メモリ型マルチプロセッサシステムを提供する。 - 特許庁

To reduce variations in film thickness of a ferroelectric film constituting a ferroelectric capacitor disposed above a memory transistor parallel to the memory transistor.例文帳に追加

メモリトランジスタの上部に、メモリトランジスタと平行に配置される強誘電体キャパシタを構成する強誘電体膜の膜厚バラツキを低減する。 - 特許庁

This control dramatically reduces the number of page mistakes occurring in the frame memory in comparison with a case in which respective modules access the frame memory in parallel.例文帳に追加

この制御により、各モジュールが並列にフレームメモリへアクセスする場合と比較して、劇的にフレームメモリで発生するページミスが減少する。 - 特許庁

A flash memory chip and a synchronous dynamic memory chip (an SDRAM chip) are fixed in a parallel state on the main surface of a wiring substrate, and other SDRAM chip is fixed on the flash memory chip.例文帳に追加

配線基板の主面にフラッシュメモリチップとシンクロナス・ダイナミックメモリチップ（ＳＤＲＡＭチップ）を並列状態で固定するとともに、前記フラッシュメモリチップ上に他のＳＤＲＡＭチップを固定する。 - 特許庁

The integrated circuit comprises an external memory, a plurality of parallel connected Vector Processing Engines (VPEs), and an External Memory Unit (EMU) providing a data transfer path between the VPEs and the external memory.例文帳に追加

集積回路は、外部メモリと、複数の並列接続ベクトル処理エンジン（ＶＰＥ）と、ＶＰＥ及び外部メモリの間にデータ転送パスを与える外部メモリ装置（ＥＭＵ）とを備える。 - 特許庁

As a defective memory cell MC can be replaced by the spare memory cell SMC, yield is improved, and as a plurality of memory chips 2-4 are tested in parallel, a test time may be short.例文帳に追加

パッケージング後でも不良メモリセルＭＣをスペアメモリセルＳＭＣで置換できるので歩留りが向上し、複数のメモリチップ２〜４を並列にテストするのでテスト時間が短くて済む。 - 特許庁

To provide a device or program for assigning a parallel translation to a phrase within a document, which is configured to set a position for assigning the parallel translation according to the property of human memory.例文帳に追加

文書内の語句に対訳を付与する装置又はプログラムにおいて、対訳を付与する位置を人間の記憶の性質に応じたものにする。 - 特許庁

The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.例文帳に追加

集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁

To provide a translation support device (similar sentence search device, translation memory) that can simply and inexpensively build up parallel translation information in a parallel translation storage device.例文帳に追加

対訳記憶装置の対訳情報を平易かつ低コストで充実させることのできる翻訳支援装置（類似文検索装置、翻訳メモリ）を提供する。 - 特許庁