「parallel memory」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide a parallel, non-iterative and memory efficient method for measuring image skew.例文帳に追加

並行して行われる、非反復的な、メモリ効率の良い、画像スキューを測定する方法を提供する。 - 特許庁

To provide an effective architecture for obtaining a memory for retrieving fully parallel minimum Euclidean distance by hardware.例文帳に追加

ハードウェアで全並列最小ユークリッド距離検索メモリを実現する効果的なアーキテクチャを提供する。 - 特許庁

To improve resolution, an incremental memory 6 provided with a standard mark is provided at the track 5 in a parallel manner.例文帳に追加

分解能をあげるため、基準マークが配置されたインクリメンタルメモリ６がトラック５に並列に配置される。 - 特許庁

To dissolve restriction on parallel processing ability of a processor caused by non-availability of data by memory restriction.例文帳に追加

メモリ制約によるデータの非可用性に起因するプロセッサの並列処理能力の制限を解消する。 - 特許庁

On the contrary, the system reads data in 32-bit data from the memory 6 and writes data in 16-bit data in the parallel memories 4.例文帳に追加

逆に、メモリ６からの３２ビットデータをリードし、並列のメモリ４には１６ビットデータでライトする。 - 特許庁

Also, the program current is made to flow forward a direction being parallel to the second resistive memory cell block.例文帳に追加

また、前記プログラム電流は前記第２抵抗型メモリセルブロックに平行な方向に向けて流れる。 - 特許庁

At the end point of a conversion circuit of USB and parallel interface, a plurality of address memory sections are set.例文帳に追加

ＵＳＢとパラレルインターフェースの変換回路のエンドポイント部において、複数のアドレスメモリ部を設定する。 - 特許庁

A parallel controller can simultaneously write in multiple non-volatile memory devices by using striping.例文帳に追加

パラレルコントローラは、ストライピングを使用して、複数の不揮発性記憶装置に同時に書き込むことができる。 - 特許庁

A larger number of plural shape memory cables 2 can be provided and disposed in between them in parallel.例文帳に追加

それらの間に並行を配置されたより多くの形状記憶ケーブル2を設けることは可能である。 - 特許庁

A multigate memory cell comprises a semiconductor body, and a plurality of gates arranged in parallel on the semiconductor body.例文帳に追加

マルチゲートメモリセルが、半導体本体と、この半導体本体に並列配置された複数ゲートとを備える。 - 特許庁

To obtain the facsimile equipment that properly conducts parallel memory transmissions while preventing interruption of transmission.例文帳に追加

本発明は送信の中断を防止しつつパラレルメモリ送信を適切に行うファクシミリ装置を提供する。 - 特許庁

Basic data is divided into groups in parallel to each axial direction of an input color and stored in each memory circuit.例文帳に追加

入力色の各軸方向に平行に基礎データをグループ分割し各メモリ回路に格納する。 - 特許庁

To reduce the testing time by conducting the test of a memory to be tested and the analysis of a defect in parallel.例文帳に追加

被試験メモリの試験と不良解析を並行処理することによって試験時間を短縮する。 - 特許庁

To provide a computer architecture capable of realizing an extremely high speed parallel processing in a distributed memory type.例文帳に追加

分散メモリー型において、著しく高速な並列処理を実現可能なコンピュータアーキテクチャを提供する - 特許庁

To provide a system, method, and apparatus for multiplexing a parallel bus interface with a flash memory interface.例文帳に追加

広く１つのフラッシュメモリインターフェースで１つのパラレルバスインターフェースを多重化するシステム、方法、および装置。 - 特許庁

An address decoder operates at the upper level cache in parallel and can satisfy plural simultaneous memory demands.例文帳に追加

アドレス・デコーダは上位レベルのキャッシュで並列に動作して、複数の同時メモリ要求を満たすことができる。 - 特許庁

To accelerate the reassembling processing of fragmented IP packets and to reduce a memory cost required for parallel processing.例文帳に追加

フラグメントされたＩＰパケットのリアセンブル処理を高速化し、並行処理にかかるメモリコストを減少させる。 - 特許庁

A memory cell block for the acceleration test and a memory cell block for a normal operation are prepared in the SRAM block to carry out the acceleration test and a normal operation in parallel.例文帳に追加

加速試験は、ＳＲＡＭブロック中に加速試験用のメモリセルブロックと通常動作用のメモリセルブロックを用意し、通常動作と並行して行う。 - 特許庁

Spare sectors 12a-12h in which spare memory cell columns are arranged respectively are arranged corresponding to sectors 11a-11h in which plural memory cell columns are arranged in parallel.例文帳に追加

複数のメモリセル列が並列に配置されるセクタ１１ａ〜１１ｈに対応して、それぞれ予備メモリセル列が配置される予備セクタ１２ａ〜１２ｈを配置する。 - 特許庁

A memory array (a storage means) 80 has a plurality of memory blocks 81-88 (a plurality of storage areas) provided correspondingly to data width of parallel data DP.例文帳に追加

メモリアレイ（記憶手段）８０は、パラレルデータＤＰのデータ幅に対応して設けられた複数のメモリブロック８１〜８８（複数の記憶領域）を有する。 - 特許庁

The error check operation is performed substantially in parallel with the externally started memory access operation to be performed by using the first port of the dual port memory.例文帳に追加

エラーチェック動作は、デュアルポートメモリの第一ポートを使用して実施される外部的に開始されたメモリアクセス動作と実質的に並列的に実施される。 - 特許庁

When the decision value is '2', the flash memory control unit 2 executes writing/reading of data in parallel for two flash memories 3a and 3b in a memory unit 3.例文帳に追加

その決定値が「2」の時、フラッシュメモリ制御部2はデータの書き込み／読み出しを、メモリ部3内の二つのフラッシュメモリ3a及び3bに対してパラレルに実行する。 - 特許庁

This memory controller can implement plural external input/output processes and plural internal signal processes concurrently in parallel by performing banking, bank scheduling and bank monitoring for control of the primary storage memory.例文帳に追加

一次記憶メモリ制御にバンク、バンクスケジューリング、バンクモニタを行なうことで、外部入出力処理と内部信号処理の複数並列処理を行なう。 - 特許庁

Data are speculatively read out of a memory unit(MU) 30a inside a present node device 100a parallel with the read of tag information out of a tag memory 310.例文帳に追加

タグ情報をタグメモリ３１０から読み出すのと並行して、自ノード装置１００ａ内のメモリユニット（ＭＵ）３０ａからデータを投機読み出しする。 - 特許庁

Since bias heating is performed in parallel with data transfer from the frame memory 21 to the line memory 22, print processing time per line can be shortened.例文帳に追加

これにより、バイアス加熱とフレームメモリ２１からラインメモリ２２へのデータ転送とを並行して行うことにより、１ラインあたりの印刷処理時間を短縮する。 - 特許庁

A plural line buffer type memory LSI with parallel collating function having it in a plural line buffer part in a plural line buffer type memory LSI is realized.例文帳に追加

複数ラインバッファ型メモリＬＳＩにおける複数ラインバッファ部に並列照合機能を持たせた並列照合機能付き複数ラインバッファ型メモリLSIを実現する。 - 特許庁

A data processing part 1 reads out image pickup signals from the other memory in parallel with the writing of image pickup signals in one memory and sequentially analyzes the read image pickup signals.例文帳に追加

データ処理部１６は、一方のメモリへの撮像信号の書込みと並行して、他方のメモリから撮像信号を読み出し、逐次解析する。 - 特許庁

When there are parallel accesses to a program memory 402 and a data memory 403, and any data cannot be recovered at this time, only the data of buses 410 and 411 in the program memory are traced and the data in buses 420 and 421 in the data memory are stored in storage devices 407 and 408 at the current stage.例文帳に追加

プログラムメモリ(402)とデータメモリ(403)とに並列アクセスがあり、この時のデータがいずれも復元できない時、現ステージでは、プログラムメモリのバス(410,411)のデータのみをトレースし、データメモリのバス(420,421)のデータは記憶装置(407,408)に格納する。 - 特許庁

After merging the stored data and the fetched data, the merged data and a request for instructing the writing of the merged data in the corresponding memory bank are stored in each memory bank and the merged data stored in the non-busy memory bank are stored in the memory bank concerned in parallel with another succeeding request processing.例文帳に追加

ストアデータとフェッチデータのマージ後、マージデータとそのメモリバンクへの書き込み指示リクエストをメモリバンク毎に保持し、後続の他のリクエスト処理と並行に、ビジーでないメモリバンクが保持するマージデータを当該メモリバンクへストアする。 - 特許庁

To provide a storage device capable of transferring data in parallel to an information terminal and an IC card from a flash memory, by making parallel access to the flash memory and the IC card from the information terminal.例文帳に追加

情報端末からのフラッシュメモリとＩＣカードへの並列アクセスを行うことができ、また、フラッシュメモリから情報端末とＩＣカードへのデータ転送を並列に行うことができる記憶装置を提供する。 - 特許庁

A memory allocation chain generation unit 102 respectively allocates different memory storage areas to subtrees in the same parallel levels and to a node group where there is high possibility that the subtrees are not configured, levels are close, and parallel calculations are operated.例文帳に追加

メモリ割付チェイン生成部１０２は、同じ並列レベルのサブツリーと、サブツリーを構成せずかつレベルが近接し並列計算される可能性の高いノード群に、それぞれ異なるメモリ格納領域を割り付ける。 - 特許庁

To provide a memory board test device which can perform a test by applying a test pattern signal from any connection part side in a memory board having such a structure that a plurality of memory chips are incorporated, these memory chips are connected in parallel and both ends of these connection lines being connected in parallel are connected to the connection parts of one side and the other side.例文帳に追加

複数のメモリチップを搭載し、これら複数のメモリチップを並列接続し、この並列接続した接続線の両端を一方と他方の接続部に接続した構造のメモリボードにおいて、何れの接続部側からでも試験パターン信号を印加して試験を行うことができるメモリボード試験装置を提供する。 - 特許庁

To provide a memory test device and a memory test method which enable parts where quality decision can be omitted to be set individually for each memory to be tested in parallel and thereby shortening the test time.例文帳に追加

並列に試験される被試験メモリ毎に良否判定を省略する箇所を個別に設定可能とすることで、試験時間の短縮を図ることができるメモリ試験装置及び方法を提供する。 - 特許庁

The first and the second memory cell blocks are arranged along the direction being parallel to a column of the memory cell, the common pre-amplifier/write-driver is arranged between the first and the second memory cell blocks.例文帳に追加

前記第１と第２のメモリセルブロックは、前記メモリセルの列と平行な方向に沿って配列されており、前記共通プリアンプ／ライトドライバは、前記第１と第２のメモリセルブロックの間に配置されている。 - 特許庁

To minimize the degradation of a record rate due to the update of a logic conversion table, in a memory card drive composed of a plurality of memory cards and whose speed is increased by the parallel operation of the memory cards.例文帳に追加

複数枚のメモリカードで構成され、メモリカードを並列動作させて高速化したメモリカードドライブにおいて、論物変換テーブルの更新による記録レートの劣化を最小限に抑えること。 - 特許庁

Parallel rays are radiated to a memory area A in a direction perpendicular to a z axis to take projection images of the memory area while rotating the memory area MA around the z axis little by little.例文帳に追加

ｚ軸の周りに記憶領域ＭＡを少しずつ回転させながら、ｚ軸に直行する方向から、記憶領域ＭＡに平行光線を照射して、記憶領域の射影像を撮影する。 - 特許庁

To enhance buffering efficiency when a shared memory to be arranged in respective processor elements is buffered by reducing the number of accesses to the shared memory in shared memory type parallel computers.例文帳に追加

共有メモリ型並列計算機において、共有メモリアクセス数の削減を目的とし、各プロセッサ要素内に配置される共有メモリのバッファリングを行う場合のバッファリング効率を高めることを目的とする。 - 特許庁

In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data.例文帳に追加

メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。 - 特許庁

Each data memory 40 includes a bit memory part 42 for retaining the ID data, a fuse part 44 connected in series with the bit memory part 42, and a switch part 46 arranged in parallel with the fuse part 44.例文帳に追加

個々のデータメモリ４０は、ＩＤデータを保持するビットメモリ部４２と、ビットメモリ部４２に直列に接続されるヒューズ部４４と、ヒューズ部４４に並列に配置されるスイッチ部４６とを備える。 - 特許庁

The first or the second memory cells each include a selection transistor connected in parallel and a resistive storage element.例文帳に追加

第一乃至第二のメモリセルの各々は、並列接続される選択トランジスタと抵抗性記憶素子とを有する。 - 特許庁

To provide an image decoder and its method by which image data are decoded in parallel without having the capacity of an input buffer memory increase.例文帳に追加

入力バッファメモリを増加させずに並列復号する画像復号化装置及び方法を提供する。 - 特許庁

To improve parallel operation efficiency of a plurality of nonvolatile memory devices in a nonvolatile semiconductor storage device.例文帳に追加

不揮発性半導体記憶装置において、複数の不揮発性メモリデバイスの並列動作率を向上すること。 - 特許庁

A plurality memory chips (3, 4) that a data processor (2) accesses in parallel are mounted to a module substrate in a stack state.例文帳に追加

データプロセッサチップ（２）が並列アクセスする複数個のメモリチップ（３，４）をモジュール基板にスタック状態で搭載する。 - 特許庁

The system for rendering the volume data set is provided with a plurality of parallel rendering pipelines connected to a rendering memory.例文帳に追加

ボリュームデータセットをレンダリングするシステムは、レンダリングメモリに連結された複数の並列レンダリングパイプラインを備える。 - 特許庁

Checks may be performed to determine the partial physical address is correct or not in parallel with accessing the memory.例文帳に追加

メモリアクセスと並列に、チェックは部分的な物理アドレスが正しいかどうかを決定するために行われてもよい。 - 特許庁