「parallel memory」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The control part responds the command externally given and can perform the parallel operation for the above plurality of memory banks.例文帳に追加

制御部は外部から与えられるコマンドに応答して前記複数のメモリバンクを並列動作可能である。 - 特許庁

PPD indicates the memory module's specifications using parallel pins on the module that transmit a binary code. 例文帳に追加

PPD（並列プレゼンス検出）は、モジュール上のバイナリコードを送出する並列ピンを用いて、メモリモジュールの仕様を表現する。 - コンピューター用語辞典

In a main arithmetic circuit 20 for executing a parallel arithmetic operation in a parallel arithmetic processing device, a DRAM cell array 30 having a dynamic memory cell, DRAM cell is arranged for storing data.例文帳に追加

並列演算を実行する主演算回路（２０）において、データを記憶するために、ダイナミック型メモリセル（ＤＲＡＭセル）を有するＤＲＡＭセルアレイ（３０）を配置する。 - 特許庁

When a parallel test in a semiconductor memory device is performed, write data is held in a dedicated latch circuit by using a command dedicated to the parallel test prior to issuing a WRITE command.例文帳に追加

半導体記憶装置のパラレルテスト実施時は、ＷＲＩＴＥコマンドの発行に先立ちパラレルテスト専用のコマンドにより書き込みデータを専用のラッチ回路に保持しておく。 - 特許庁

Then, when data writing designation based on the drive information is transmitted from the PC side, writing signals to the plural memory card slots are outputted in parallel, and data are written in parallel in the memory cards mounted on those memory card slots.例文帳に追加

そして、ＰＣ側から、このドライブ情報に基づくデータの書き込み指定が送られてきたならば、それに応答して、上記複数のメモリカードスロットに対する書込信号を並列的に出力し、それらメモリカードスロットに装着されたメモリカード全てに対して並列的にデータを書き込む。 - 特許庁

When one reproducing device 400 reads a plurality of memory cards 6-1 to 6-K in parallel, parallel reading of the plurality of memory cards 6-1 to 6-K is controlled in accordance with the existence/absence of the vehicle information or occupant information of each of the plurality of memory cards 6-1 to 6-K.例文帳に追加

一つの再生装置４００が複数のメモリカード６−１〜６−Ｋを並列に読み出すとき、複数のメモリカード６−１〜６−Ｋの各々の車両情報又は乗務員情報の有無に応じて、複数のメモリカード６−１〜６−Ｋの並列の読み取りを制御する。 - 特許庁

the plural line buffer type memory LSI with collating function is mainly constituted of a large capacity memory section 11 and a plural line buffer sections 12 with parallel collating function, and performs parallel collating operation for data pre-fetched to the plural line buffer section with parallel collating function from a memory section by receiving a collating command through an external input terminals.例文帳に追加

照合機能付き複数ラインバッファ型メモリＬＳＩ１は、主に大容量のメモリ部１１と並列照合機能付き複数ラインバッファ部１２から構成されて、外部入力端子を介して照合コマンドを受けることによりメモリ部から並列照合機能付き複数ラインバッファ部にプリフェッチされたデータに対して並列照合動作を行う。 - 特許庁

A hydrogen block film 33 is provided on a capacitor, which comprises an opening part 38 in a region with no memory cell which is present at each memory cell block, by utilizing a memory cell block structure specific to the TC parallel unit series-connected type ferroelectric memory.例文帳に追加

ＴＣ並列ユニット直列接続型強誘電体メモリ特有のメモリセルブロック構造を利用し、メモリセルブロックごとに存在しているメモリセルのない領域に開口部３８が設けられた水素ブロック膜３３をキャパシタ上に設ける。 - 特許庁

The semiconductor memory device includes: memory blocks MB1 and MB2; a redundancy determining circuit 100 for entering in a parallel test mode in which both the memory blocks MB1 and MB2 are simultaneously accessed; and a verifying circuit 22 for verifying data read from the memory blocks MB1 and MB2.例文帳に追加

メモリブロックＭＢ１，ＭＢ２と、メモリブロックＭＢ１，ＭＢ２の両方に同時にアクセスするパラレルテストモードにエントリ可能な冗長判定回路１００と、メモリブロックＭＢ１，ＭＢ２から読み出されたデータを検証する検証回路２２とを備える。 - 特許庁

To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.例文帳に追加

複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁

A memory array for storing data, a data pad for supplying data taken out from the memory array by a read operation as an output of the memory device, parallel read data paths each connected between the memory array and the data pad, and a mode selector for selecting one of the parallel read data paths so as to supply the data taken out from the memory array to the data pad, are provided.例文帳に追加

データを記憶するメモリアレイと、読み出し操作においてメモリアレイから取り出されたデータを、メモリ装置の出力として供給するデータパッドと、メモリアレイとデータパッドとの間にそれぞれ接続された並列読み出しデータ経路と、メモリアレイから取り出されたデータをデータパッドへ供給するために、並列読み出しデータ経路のひとつを選択するモードセレクターとを備えている。 - 特許庁

To prevent memory access from being concentrated on the same memory storage area when operating parallel calculation for calculating a solution of the simultaneous linear equations of a sparse symmetric positive definite matrix.例文帳に追加

スパースな正値対象行列の連立１次方程式の解を求める並列計算時にメモリアクセスが同じメモリ格納領域に集中しないようにする。 - 特許庁

To provide an NAND flash memory capable of executing some control in parallel, such as reading or writing, for two different blocks of a single memory array.例文帳に追加

１つのメモリセルアレイの２つの異なるブロックに対して並行して読み出しや書き込み等の制御動作をすることが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

To provide a method for generating an adequate parallel code from a source code to a computer system composed of a plurality of processors which share a cache memory or a main memory.例文帳に追加

キャッシュメモリまたは主記憶を共有する複数のプロセッサから構成される計算機システムに対して、ソースコードより最適な並列コードを生成する方法を提供する。 - 特許庁

To make undesired change, in read logic value for stored information, held by a nonvolatile memory cell hardly occur, even when a parallel number for the memory bank, in which operation is designated by a command, is not coincide.例文帳に追加

コマンドで動作が指定されるメモリバンクの並列数が相違しても不揮発性メモリセルが保持する記憶情報の読出し論理値に不所望な変化難くする。 - 特許庁

The plurality of memory units are parallel in a direction crossing directions in which the wiring 43 extends, and the clad layers 41c, 41d are separated between the plurality of memory units.例文帳に追加

複数の上記メモリユニットが配線４３の延在する方向に交差する方向に並列しており、複数のメモリユニット間でクラッド層４１ｃ、４１ｄが分離されている。 - 特許庁

When a main memory is referenced from a channel, a pre-fetch operation is performed in parallel with the actual reference to the main memory, to register reference-target data into a cache in advance.例文帳に追加

チャネルから主記憶を参照する場合に、実際の主記憶参照と並行してプリフェッチ動作を行い、参照の対象となるデータを先行してキャッシュに登録する。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

To provide a semiconductor storage device for suppressing peak current generated when each memory in the semiconductor memory simultaneously executes parallel operation.例文帳に追加

本発明は、半導体記憶装置内の各メモリ装置が同時に並列動作を実行する際に生じるピーク電流を抑制する半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device and storage control method capable of increasing storage speed in storing information in a plurality of semiconductor memory chips in parallel.例文帳に追加

複数の半導体メモリチップに対して並行して情報を記憶する際の記憶速度を高速化させることができる半導体メモリ装置及び記憶制御方法を得る。 - 特許庁

In the semiconductor storage device including a plurality of memory devices 1a(1b), the plurality of the memory devices are divided into first and second groups each operated in parallel during data reading.例文帳に追加

複数のメモリデバイス１ａ（１ｂ）含む半導体記憶装置において、複数のメモリデバイスをデータ読出時に並列に動作させる第１と第２のグループにそれぞれ分割する。 - 特許庁

The memory cell transistor layer 30 includes: first to fourth word line conductive layers 32a to 32d which are parallel to a semiconductor substrate Ba and are laminated; and a memory protection insulating layer 34.例文帳に追加

メモリセルトランジスタ層３０は、半導体基板Ｂａに平行で且つ積層された第１〜第４ワード線導電層と３２ａ〜３２ｄ、メモリ保護絶縁層３４を備える。 - 特許庁

When the power is supplied, an operation system and an application program in a NAND flash memory 31 are copied into a dual port main memory 24 and started in parallel with the initialization of hardware.例文帳に追加

電源投入時、ハードウェアの初期化と並行して、ＮＡＮＤフラッシュメモリ３１内のオペレーションシステムおよびアプリケーションプログラムがデュアルポートメインメモリ２４にコピーされて起動される。 - 特許庁

The rotation support part 19 rotably supports the connector part 18 from a state that the USB memory 15 rises from the front surface 2a, to a state where the USB memory 15 becomes parallel to the front surface 2a.例文帳に追加

回転支持部１９はＵＳＢメモリ１５を前面２ａから立設した状態と前面２ａに平行な状態とに亘ってコネクタ部１８を回転自在に支持する。 - 特許庁

A host 11 executes a host application, determines the number of interleaves, which indicates the number of banks to be driven in parallel in the non-volatile memory 13, and notifies the memory controller 12 of the number of interleaves.例文帳に追加

そして、ホスト１１は、ホストアプリケーションを実行し、不揮発性メモリ１３のバンクを並列動作させる個数を示すインターリーブ数を決定して、メモリコントローラ１２に通知する。 - 特許庁

To secure read-out margin of data and to reduce power consumption in a non-volatile semiconductor memory in which two memory cells are connected in parallel and the same information is stored in both of the memory cells.例文帳に追加

２つのメモリセルを並列に接続し、この両方のメモリセルに同一の情報を記憶させる不揮発性半導体記憶装置において、データの読み出しマージンを確保するとともに、消費電力を低減すること。 - 特許庁

Two memory cells MC1, MC2 having a storage transistor are connected in parallel, the same information is stored in both of the memory cells, and information '1', '0' of the memory cells is judged based on a synthesis current at the time of read-out.例文帳に追加

記憶トランジスタを有する２つのメモリセルＭＣ１，ＭＣ２を並列に接続し、この両方のメモリセルに同一の情報を記憶させ、読み出し時には合成電流に基づいてメモリセルの情報 “１”、“０”を判断する。 - 特許庁

The nonvolatile semiconductor memory device is provided with an auxiliary current source (10) in parallel to a selection memory cell (MC), current change for a sense amplifier (16) of a reading circuit (6) is accelerated, and a rise in a bit line potential to which the selection memory cell is connected is suppressed.例文帳に追加

選択メモリセル（ＭＣ）と並列に補助電流源（１０）を設け、読出回路（６）のセンスアンプ（１６）に対する電流変化を加速し、かつ選択メモリセルが接続するビット線電位の上昇を抑制する。 - 特許庁

When the inhibit signals 44 and 74 are inputted, one common memory (dual port memory) 2 waiting for access to the memory is used to avoid the bus fight of parallel data, and serial data can be transmitted and received at the same time.例文帳に追加

これら禁止信号４４、７４が入力されているときは、メモリへのアクセスを待つ１個の共通メモリ（デュアルポートメモリ）２を使用してパラレルデータのバスファイトを回避し、シリアルデータの同時送受信動作を可能にする。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

Then the memory cells are connected in series or parallel to structure NAND version memory or NOR version memory.例文帳に追加

有機化合物層を有する有機素子にトランジスタを並列または直列に接続したメモリセルを構成し、そのメモリセルを直列または並列に接続することによって、ＮＡＮＤ型メモリまたはＮＯＲ型メモリを構成する。 - 特許庁

Time-series image data inputted from an observation device are stored in an image memory device and processed in parallel.例文帳に追加

観測装置から入力された時系列的な画像データを画像メモリ装置に記憶し、そのデータを並列処理する。 - 特許庁

On the other hand, in the case of read, a read gate 14 is brought into a set state and the parallel data are read from the single port memory 11.例文帳に追加

一方、読出し時は、読出し側ゲート１４はオン状態にされ、並列データが、シングルポートメモリ１１から読出される。 - 特許庁

To process a matrix at a high speed by an SMP node distributed memory type parallel computer.例文帳に追加

ＳＭＰノード分散メモリ型並列計算機で高速に行列を処理することの出来る装置あるいは方法を提供する。 - 特許庁

A memory 20 previously stores advance/delay references, corresponding to layout patterns of bit data values in the parallel data.例文帳に追加

記憶部２０には、予めパラレルデータにおけるビットデータ値の配列パターンに対応した進み／遅れ基準が記憶されている。 - 特許庁

Write data DIN are respectively supplied to 1st and 2nd memory circuits 20, 30 arranged in parallel.例文帳に追加

並列に配置した第１及び第２のメモリ回路２０、３０に対して、それぞれ書き込みデータＤＩＮを供給する。 - 特許庁

To provide a translation memory device quickly obtaining correct translation by effectively using an illustrative sentence parallel translation dictionary.例文帳に追加

例文対訳辞書を有効に活用し、迅速に正確な対訳を得ることができる翻訳メモリ装置を提供する。 - 特許庁

Vector data is row distributed to distributed data memory MA of element computers 10 to 30 that perform a plurality of parallel processings.例文帳に追加

ベクトルデータは、複数の並列処理を行う要素計算機１０〜３０の分散データメモリＭＡに行分散される。 - 特許庁

An economical double port memory can be used by a method and a system which interleave in a parallel turbo decoder.例文帳に追加

並列のターボ復号機中でインターリーブする方法とシステムによって、経済的な二重ポートメモリの使用を可能にした。 - 特許庁

Aligning processing and data transfer processing from the memory to the register files can be performed in parallel to improve the efficiency of processing.例文帳に追加

アライン処理とメモリからレジスタ・ファイルへのデータ転送処理を並行して実行することができ、処理が効率化される。 - 特許庁

To realize a memory element in which parallel transfer of data can be performed as necessary applying a package being same as conventional one.例文帳に追加

従来と同じパッケージを適用しつつ、必要に応じてデータのパラレル転送を可能とするメモリ素子を実現する。 - 特許庁

This parallel bit test method of the semiconductor memory device comprises a step of writing data in each of many memory cells in the semiconductor memory device, a step of reading the data from each of many memory cells, a step of testing the data from each of many memory cells for a first test mode, and a step of testing the data from each of many memory cells for a second test mode.例文帳に追加

半導体メモリ装置の並列ビットテスト方法は、半導体メモリ装置の多数のメモリセルのそれぞれにデータを書き込む段階と、多数のメモリセルのそれぞれからデータを読み出す段階と、第１のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、第２のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、を含む。 - 特許庁

When there is at least one memory bank for responding the above command and performing read for the memory information, the control part makes the remaining memory banks perform the dummy read for the memory information in parallel to its read, and invalidates the read result by the above dummy read.例文帳に追加

制御部は、前記コマンドに応答して記憶情報の読出しを行うメモリバンクが少なくとも一つあるとき、その読出しに並行して残りのメモリバンクに記憶情報のダミー読出しを実行させ、前記ダミー読出しによる読出し結果を無効にする。 - 特許庁

A memory access function is arranged in parallel from the CPU 10 so that it is possible to perform the optimal memory access processing to each piece of software, and to improve the memory access performance without generating the decrease of operation frequency or increasing the number of cycles to be required for the memory access.例文帳に追加

メモリアクセス機能をＣＰＵ１０から並列に持たせることで、ソフトウェアごとに最適なメモリアクセス処理を施し、更に動作周波数の低下を招いたり、メモリアクセスにかかるサイクル数を増加させたりすることなく、メモリアクセス性能を向上させる。 - 特許庁

To provide an imaging apparatus for administering a page memory while realizing an image inputting and outputting parallel operation efficiently using the page memory without failing to obtain a printing page memory or delaying the obtainment, and a memory controlling method.例文帳に追加

印刷用のページメモリが取得できないことや、取得が遅れるような状態が発生することがなく、さらに効率的にページメモリを使用した画像入出力の並行動作を実現するページメモリ管理を行う画像形成装置、メモリ制御方法を提供する。 - 特許庁