「parallel memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The memory cell is connected in parallel with a paired bit line and 1-bit data is stored by two memory cells.例文帳に追加

対をなすビット線に並行してメモリセルを接続し、２つのメモリセルで１ビットのデータを記憶する。 - 特許庁

To enable parallel write for a plurality of memory cells one memory cell row of a VG type memory cell array and to shorten a whole programming time.例文帳に追加

ＶＧ型メモリセルアレイの１つのメモリセル行内の複数のメモリセルへの並列書き込みを可能とし、かつ総プログラム時間を短縮する。 - 特許庁

MAIN MEMORY SHARED PARALLEL COMPUTERS AND NODE CONTROLLER TO BE USED THEREFOR例文帳に追加

主記憶共有型並列計算機及びそれに用いるノード制御装置 - 特許庁

The coded parallel data converted with the deserializer is written in the memory, in turn.例文帳に追加

メモリには、デシリアライザが変換した符号化パラレル・データが順次書き込まれる。 - 特許庁

To efficiently calculate a particle state through decentralized memory type parallel calculation.例文帳に追加

効率的に分散メモリ型並列計算により粒子状態を計算する。 - 特許庁

DECENTRALIZED MEMORY TYPE PARALLEL COMPUTER AND ITS DATA TRANSFER END CONFIRMING METHOD例文帳に追加

分散メモリ型並列計算機及びそのデータ転送終了確認方法 - 特許庁

CACHE MEMORY CONTROL CIRCUIT, PROCESSOR, PROCESSOR SYSTEM, AND PARALLEL PROCESSOR SYSTEM例文帳に追加

キャッシュメモリ制御回路及びプロセッサ及びプロセッサシステム及び並列プロセッサシステム - 特許庁

To further reduce the layout area of a memory array in a parallel arithmetic processing device incorporated in a memory for executing arithmetic processing in parallel by a single instruction.例文帳に追加

単一命令で並列に演算処理を実行するメモリ内蔵並列演算処理装置においてメモリアレイのレイアウト面積をさらに低減する。 - 特許庁

An S/P (serial/parallel) bus conversion circuit 6 converts serial data outputted from the flash memory 8, into parallel data to send it to the main memory 1a or 1b.例文帳に追加

また、Ｓ／Ｐバス変換回路６は、フラッシュメモリ８から出力されたシリアルデータをパラレルデータに変換して主メモリ１ａまたは１ｂへ出力する。 - 特許庁

The memory part is provided with a write-in line memory to which the devided video signals are serially inputted, and a read-out line memory to which the video signals are transferred parallel, and the video signals are outputted serially from the read-out line memory.例文帳に追加

メモリ部はシリアルに入力される書き込みラインメモリと、それがパラレルに転送される読み出しラインメモリを有し、読み出しラインメモリからはシリアルに出力される。 - 特許庁

To write or read a plurality of memory transistors continuing to a word line in parallel in a VG memory cell array.例文帳に追加

ＶＧ型メモリセルアレイにおいて、ワード線に連なる複数のメモリトランジスタを並列に書き込みまたは読み出す。 - 特許庁

The local memory 104A operates together with one of a plurality of parallel processors which can communicate with a shared memory.例文帳に追加

ローカルメモリ１０４Ａは、共有メモリと通信することのできる複数の並列プロセッサの１つと連動する。 - 特許庁

This allows the defect of the memory cells to be accurately detected, when the parallel bit test of the semiconductor memory device is performed.例文帳に追加

これにより、半導体メモリ装置の並列ビットテスト時にメモリセルの欠陥を正確に検出することができる。 - 特許庁

To improve the processing speed of a parallel program by generating the parallel program actualizing optimum data decentralization with respect to decentralized common memory type parallel computers.例文帳に追加

分散共有メモリ型並列計算機において、最適なデータ分散を実現する並列プログラムを生成し、並列プログラムの処理速度を向上させる。 - 特許庁

To provide a memory check method and an image processing apparatus capable of performing a memory check of a system memory and a start processing of a system program in parallel.例文帳に追加

システムメモリのメモリチェックとシステムプログラムの起動処理とを並列に行うことができるメモリチェック方法および画像処理装置を提供する。 - 特許庁

The first memory element is connected in parallel with the second memory element, and the first and second memory elements are connected in series with the switching element.例文帳に追加

第１のメモリ素子は並列に第２のメモリ素子と接続され、第１および第２のメモリ素子はスイッチング素子に直列に接続される。 - 特許庁

A waveform memory 66 stores a data sequence constituted of M-bit parallel data.例文帳に追加

波形メモリ６６は、Ｍビット並列データから構成されるデータ列を記憶する。 - 特許庁

Further, the distributed image data are recorded by the memory cards 51, 52 in parallel.例文帳に追加

さらに、分配された画像データをメモリカード５１，５２で並行して記録させる。 - 特許庁

Serial data are converted into parallel data and temporarily stored in a FIFO memory 10.例文帳に追加

シリアルデータはパラレルデータに変換され、ＦＩＦＯメモリ１０に一旦格納される。 - 特許庁

In a phase change memory 40, a memory cell array is prepared, which consists of a memory cell portion in which a plurality of memory cells are connected in series, to which a memory transistor and a phase change film are connected in parallel, and a select transistor portion.例文帳に追加

相変化メモリ４０では、メモリトランジスタと相変化膜が並列接続されるメモリセルが複数個直列接続されたメモリセル部とセレクトトランジスタ部から構成されるメモリセルアレイが設けられる。 - 特許庁

On this occasion, by executing memory-to-memory data transfer using a free transmission band of the memory bus 26, external data transfer and the memory-to-memory data transfer are executed in parallel to reduce backup processing time.例文帳に追加

その際に、メモリバス２６の空き伝送帯域を用いてメモリ間データ転送を実行することにより、外部データ転送とメモリ間データ転送とを並列に実行し、バックアップ処理時間を短縮する。 - 特許庁

In transferring plotting data from the graphic memory 7 to the system memory 9 and writing the data in the system memory 9, plotting data stored in the graphic memory 7 are cleared by the graphic memory controller 6 in parallel with the transfer and writing.例文帳に追加

これにより、グラフィックメモリ７からシステムメモリ９に描画データを転送し、書き込みする際に、これと平行してグラフィックメモリコントローラ６によりグラフィックメモリ７内の描画データをクリアする。 - 特許庁

A serial parallel data converter within the memory bank transmits the parallel data from either half to the serial data path core.例文帳に追加

メモリバンク内の直並列データ変換器は、いずれか半分からの並列データを直列データ経路コアに伝送する。 - 特許庁

In a received data memory 910, received data of P parallel bits in the case of a parallel number P=6 is held using for 2 [words].例文帳に追加

受信データメモリ９１０には、並列数P=6の場合のPパラレルビットの受信データが2[word]分使って保持されている。 - 特許庁

A memory cell is constituted by connecting a transistor in parallel or series to an organic element having an organic compound layer, and each memory cell is connected in series or parallel to constitute a NAND memory or a NOR memory.例文帳に追加

有機化合物層を有する有機素子にトランジスタを並列または直列に接続したメモリセルを構成し、そのメモリセルを直列または並列に接続することによって、ＮＡＮＤ型メモリまたはＮＯＲ型メモリを構成する。 - 特許庁

The control section can control interleave operation in which memory operation is started responding to operation instruction specifying the other memory bank even in memory operation responding to operation instruction specifying one memory bank, and parallel operation in which when memory operation specifying successively the other memory bank is instructed before memory operation responding to operation instruction specifying one memory bank is started, memory operation of both memory banks are started in parallel.例文帳に追加

制御部は、一のメモリバンクを指定した動作指示に応答するメモリ動作中でも他のメモリバンクを指定した動作指示に応答してメモリ動作を開始させるインタリーブ動作と、一のメモリバンクを指定した動作指示に応答するメモリ動作の開始前に続けて他のメモリバンクを指定したメモリ動作の指示があるとき双方のメモリバンクのメモリ動作を並列に開始させる並列動作とを制御可能である。 - 特許庁

ORDERING GENERATION METHOD, PROGRAM, AND COMMON MEMORY TYPE SCALAR PARALLEL COMPUTER例文帳に追加

ｏｒｄｅｒｉｎｇ生成方法、プログラム及び共有メモリ型スカラ並列計算機 - 特許庁

PRINTER SYSTEM, PARALLEL PRINTING METHOD FOR PRINTING SYSTEM AND MEMORY MEDIUM STORING PROGRAM例文帳に追加

プリンタシステム、プリンタシステムの並行印刷方法及びプログラムを記憶した記憶媒体 - 特許庁

Memory side terminals 31 with a pitch A are provided in parallel at the tip section of the memory card 30, and conductors 53 with a pitch narrower than the pitch A are provided in parallel at the end section of the flexible printed card.例文帳に追加

メモリカード３０の先端部にはピッチＡのメモリ側端子３１が並設され、フレキシブルプリント板の端部にはピッチＡより狭いピッチの導体５３が並設されている。 - 特許庁

Data read from the plurality of memory blocks are transmitted in parallel to an output circuit.例文帳に追加

上記複数メモリブロックからの読み出しデータを出力回路にパラレルに伝える。 - 特許庁

The orthogonal memory comprises dual port memory cells (MCS), and changes the data (DTV) transferred in a bit-parallel and word-serial mode to the word-parallel and bit-serial data (DTH).例文帳に追加

この直交メモリは、２ポートメモリセル（ＭＣＳ）を含で構成され、ビットパラレルかつワードシリアルに転送されたデータ（ＤＴＶ）をワードパラレルかつビットシリアなデータ（ＤＴＨ）に変化する。 - 特許庁

To provide a parallel matrix processing method suitable for a shared memory type scalar computer.例文帳に追加

共有メモリ型スカラ計算機に適した並列行列処理方法を提供する。 - 特許庁

To provide a method for allocating a memory in a parallel processing computing system.例文帳に追加

並列処理コンピューティング・システムにおいてメモリを割り振る方法を提供すること。 - 特許庁

To easily design a flash memory system capable of accessing a plurality of flash memories in parallel.例文帳に追加

多数のフラッシュメモリに並列にアクセスできるフラッシュメモリシステムを簡単に設計する。 - 特許庁

Read-out data from the plurality of memory blocks is transmitted to an output circuit in parallel.例文帳に追加

上記複数メモリブロックからの読み出しデータを出力回路にパラレルに伝える。 - 特許庁

FAST THREE-DIMENSIONAL FOURIER TRANSFORM PROCESSING METHOD FOR SHARED MEMORY SCALAR PARALLEL COMPUTER例文帳に追加

共用メモリ型スカラ並列計算機向け、高速３次元フーリエ変換処理方法 - 特許庁

The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.例文帳に追加

メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁

In a final test of a multi-layer memory IC1, a test of a SRAM chip 2 and a test of a flash memory chip 3 are performed in parallel.例文帳に追加

多層メモリＩＣ１のファイナルテストにおいて、ＳＲＡＭチップ２のテストとフラッシュメモリチップ３のテストを並列に行なう。 - 特許庁

To provide a semiconductor memory device wherein the worst data pattern of a memory cell array can be written even in a contracted/parallel test.例文帳に追加

縮約・パラレルテストにおいてもメモリセルアレイのワーストデータパターンを書き込むことができる半導体記憶装置を提供する。 - 特許庁

A memory interface connecting a single data bus to a parallel configuration composed of a plurality of uniform memory units is provided.例文帳に追加

１本のデータバスを複数の同型メモリユニットから構成される並列構成に接続するメモリインターフェースが提供される。 - 特許庁

An electrode pad line of the second memory chip 103b is arranged in parallel with the electrode pad line of the first memory chip 103a.例文帳に追加

第二メモリチップ１０３ｂの電極パッド列は、第一メモリチップ１０３ａの電極パッド列に平行に配置される。 - 特許庁

The phase change memory includes two phase change layers and electrodes which are arranged in a parallel structure to form a memory cell.例文帳に追加

相変化メモリは、２個の相変化層と電極を含み、メモリセルを形成するために並列構造で構成される。 - 特許庁

In parallel with memory clear, the coprocessor 26 writes the image information read out from the first memory 24 into a second memory 27 after converting it into print data.例文帳に追加

メモリクリアと並行してコプロセッサ２６は第１メモリ２４から読み出した画像情報を印刷データに変換生成し第２メモリ２７に書き込む。 - 特許庁

If the legitimacy of the option memory is confirmed, the start up process of the system is started in parallel without waiting the result of memory check of the optional memory.例文帳に追加

標準搭載メモリの正当性が確認されたならば、増設オプションメモリのメモリチェック結果を待つことなく、システムの立ち上げ処理が並行的に開始する。 - 特許庁

To provide a parallel processing method of an operation for performing a parallel matrix operation at a high speed in a shared memory scalar computer.例文帳に追加

共有メモリ型スカラ計算機において、高速に逆行列の演算が行える演算の並列処理方法を提供する。 - 特許庁