「parity check」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a block encoding modulation method using redundant parity check capable of increasing an encoding gain without generating any large delay in the transmission of a signal from modulation to demodulation, by using a redundant parity check code for a block encoding modulation method being an encoding modulation technology with high power using efficiency and frequency using efficiency.例文帳に追加

電力利用効率および周波数利用効率の高い符号化変調技術であるブロック符号化変調法に、さらに冗長パリティ検査符号を用いることによって、変調から復調までの信号の伝送に大きな遅延を引起すことなく、符号化利得を大きくすることができる冗長パリティ検査を用いたブロック符号化変調方法を提供する。 - 特許庁

Structure is imposed on the LDPC code by restricting a portion of the parity check matrix to be lower triangular and/or satisfying other requirements such that communication between bit nodes and check nodes of a decoder (305) is simplified.例文帳に追加

パリティチェック行列の一部を低位三角に制限することにより、および／または他の要求を満足させることにより、構造がＬＤＰＣコードに課され、これによりデコーダ（３０５）のビットノードとチェックノードとの間の通信が簡単化される。 - 特許庁

When new data is written to a register circuit 1, noise protection is performed by reading data including redundant bits stored in the register circuit 1, performing parity check based on the redundant bits concerned and permitting write of new data only when the check result is normal.例文帳に追加

レジスタ回路１に対する新しいデータの書き込み時、レジスタ回路１に記憶された冗長ビットを含むデータを読み出し、当該冗長ビットに基づくパリティチェックを行い正常時のみ新しいデータの書き込みを許可することで、ノイズに対するプロテクトを行う。 - 特許庁

Thus, a data collision on the optical fiber 2 and the error of the destination, etc., are prevented, and the loads of each personal computer are reduced since the personal computers of the transmission origin and the destination just confirm only the error of transmission/reception data by parity check and CRC check, etc.例文帳に追加

従って、光ファイバ２上でのデータの衝突や、宛先の誤り等を未然に防ぐことができると共に、送信元や宛先のパソコンは、パリティチェックやＣＲＣチェック等で送受信データの誤りだけを確認すればよいので、各パソコンの負荷を軽減することができる。 - 特許庁

An LDPC unit decoding part 332 included in a signal decoding device is provided with a parity check part 344 which is a multiplier for executing multiplication of a temporary estimated value calculated by a temporary estimated value calculation part 342 for an encoded signal and the check matrix.例文帳に追加

信号復号装置に含まれるＬＤＰＣ単位復号部３３２は、符号化された信号の一時推定値算出部３４２により算出された一時推定値と検査行列との乗算を実行する乗算器であるパリティ検査部３４４を備える。 - 特許庁

In processing at power supply stop time, a CPU prepares parity data by computing an exclusive logical sum of the content of a check sum data area and the content of a RAM area pointed by a pointer and stores in the check sum data area.例文帳に追加

電力供給停止時処理において、ＣＰＵは、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算するなどしてパリティデータを作成し、チェックサムデータエリアにストアする。 - 特許庁

In a self-orthogonal QC code in which a parity check matrix is to be indicated by one or more cyclic matrixes, a code sequence satisfying a check matrix which is designed about column weight w to be equal to or more than three and about the minimum Hamming distance of the code to be equal to or more than w+2 is to be produced.例文帳に追加

パリティ検査行列が１つあるいは複数の巡回行列によって表される自己直交ＱＣ符号において、列重みｗが３以上であり、かつ符号の最小ハミング距離がｗ＋２以上となるように設計された検査行列を満足する符号系列を生成する。 - 特許庁

A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.例文帳に追加

ディレクトリ情報復元回路１１５は、メモリブロックデータおよび盛り込み済ＥＣＣからディレクトリ情報を抽出し、データワード毎のＥＣＣチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の１データワードにおける１ビット訂正を行う。 - 特許庁

The check bit is used to make sure that every valid character in a computer that uses even parity will always have an even number of 1 bits 例文帳に追加

検査ビットを使う目的は,(たとえば)偶数パリティ方式のコンピュータの内部で,正当な文字には一つのビットが常に偶数個あることを確認することである - コンピューター用語辞典

The parity check byte (101) of Reed Solomon code is added to 16 bytes following each TS packet and one frame is constituted by collecting 48 packets.例文帳に追加

各ＴＳパケットに後続する１６バイトにはリード・ソロモン符号のパリティ検査バイト（１０１）を付加し、４８パケツト分をまとめて１フレームを構成する。 - 特許庁

To provide a synchronous serial communication abnormality checking method for enhancing reliability in serial communication to be performed by clock synchronization by determining an abnormality which is not detected by parity check.例文帳に追加

パリティチェックでは検出できない異常を判断して、クロック同期で行うシリアル通信の確実性を向上させる同期シリアル通信の異常チェック方法を提供すること。 - 特許庁

During reading, parity check is carried out for the positive polarity side and the negative polarity side and also the positive polarity data and negative polarity data are compared for each bit number.例文帳に追加

読み出し時には、正極側および負極側のそれぞれに対してパリティーチェックを行うと共に、正極データと負極データを各ビット番号毎に比較する。 - 特許庁

To reduce a calculation load or a storage area by omitting prior processing of converting each code bit to a value based on noise variance with respect to decoding of a low density parity check code.例文帳に追加

低密度パリティ検査符号の復号において、各符号ビットを雑音の分散に応じた値に変換する事前処理を省略して計算負荷または記憶領域を削減する。 - 特許庁

To provide a parity check decoding device which prevents a decrease in a processing speed while making a circuit compact without using bit serial processing and is suitable so as not to damage decoding performance.例文帳に追加

ビットシリアル処理を用いることなく回路を小型化しつつ処理速度の低下を防止するとともに、復号性能を損なわないようにするために適したパリティ検査復号装置を提供する。 - 特許庁

An approach is provided for supporting signal acquisition and frame synchronization in a digital broadcast system utilizing Low Density Parity Check (LDPC) codes.例文帳に追加

低密度パリティチェック（ＬＤＰＣ）コードを活用するデジタル放送システムにおいて信号獲得およびフレーム同期をサポートする方法が提供される。 - 特許庁

A column processing section 14 executes column processing to update the prior value logarithmic ratio by using elements of a column direction of a parity check matrix H on the basis of the external value logarithmic ratio.例文帳に追加

列処理部１４は、外部値対数比に基づいて、パリティ検査行例Ｈの列方向の要素を用いて列処理を行なって事前値対数比を更新する。 - 特許庁

To easily find values Q(0) and S(0) at high speed and to apply highly accurate code analysis to an arbitrary low density parity check codes ( hereafter referred to as LDPC codes).例文帳に追加

容易且つ高速に値Ｑ（０），Ｓ（０）を求め、任意の低密度パリティ検査符号（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ ｃｏｄｅｓ；以下、ＬＤＰＣ符号という。）に対する高精度な符号解析を行う。 - 特許庁

To provide a method and an apparatus for generating code words with variable length and redundancy from a single low-density parity check (LDPC) code with variable-length input words.例文帳に追加

可変長の入力語を含む１つの低密度パリティ検査（LDPC）符号から、可変の長さおよび冗長度をもつ符号語を生成するための方法および装置を提供する。 - 特許庁

A mother code for encoding data words is generated based on a parity check matrix, and the mother code is adjusted to reflect the size of the data word to be encoded.例文帳に追加

データ語を符号化するマザーコードは、パリティ検査行列に基づいて生成され、マザーコードは、符号化されるデータ語のサイズを反映するように調整される。 - 特許庁

Respective actuator units MIX, MODE and F/R supply these abnormal information to the main control part 100 side when detecting operational abnormality such as a communication error such as a parity error and a thumb check error, overvoltage, an overcurrent and the excessive temperature.例文帳に追加

各アクチュエータユニットＭＩＸ，ＭＯＤＥ，Ｆ／Ｒは、パリティエラー、サムチェックエラー等の通信エラーおよび過電圧、過電流、過温度等の動作異常を検出すると、それらの異常情報を主制御部１００側へ供給する。 - 特許庁

The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a code bit of L n_B code bits.例文帳に追加

そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

To provide a decoding apparatus capable of efficiently decoding at all times by generating a proper update schedule independently of the structure of the parity check matrix and a receiving probability of coded bits.例文帳に追加

適切な更新スケジュールを作成し、パリティ検査行列の構造や符号ビットの受信確率によらず、常に効率良く復号できる復号装置を提供する。 - 特許庁

To provide a method and a system for generating a low-density parity check code to be used for simplifying coding and decoding.例文帳に追加

本発明は、コード化およびデコードを簡単にするために使用される低密度パリティチェックコードを発生する方法およびシステムを提供することを目的とする。 - 特許庁

To provide a device and a method for decoding low-density parity check codes that can reduce the number of processing cycles for a min-sum algorithm.例文帳に追加

ｍｉｎ−ｓｕｍアルゴリズムの処理サイクル数を少なくすることのできる低密度パリティ検査符号の復号装置及び復号方法を提供する。 - 特許庁

To obtain a decoding device and a method for preventing an increase in circuit scale due to an increase in column weight of a parity check matrix, as well as a decrease in error correction capability due to padding or puncture.例文帳に追加

パリティ検査行列の列重み増大による回路規模増加と、パディングやパンクチャによる誤り訂正能力の低下が発生しない復号装置及び方法を得る。 - 特許庁

More specifically, the degrees of the signal reliability from the maximum likelihood(ML) decoder and the parity check success/failure from an internal modulation code symbol are iteratively combined in such a manner that an error erasure rate is maximized.例文帳に追加

詳細には、エラー消去率が最大化されるように、最尤（ＭＬ）デコーダからの記号信頼度数と、内部変調コード記号からのパリティ・チェック成功／失敗とが、リード・ソロモン・デコーダにより反復的に組み合わされる。 - 特許庁

To provide a decoding method for an encoding system having a trellis structure and a conjugate encoding system with a parity check code in which computational complexity/memory capacitance is suppressed while improving a bit error rate.例文帳に追加

ビット誤り率の改善を図りながら、計算量・メモリ量を抑制したトレリス構造を有する符合化方式とパリティ検査符合による連接符号化方式の復号方法を提供する。 - 特許庁

The data written on the RAM 20 are successively read out, to be suitable for the payload of an ATM cell by the control of a processor 24, and transferred via the data bus 36 and the I/O port 16 to an ATM cell header generating/imparting part 26 after parity check.例文帳に追加

RAM20 に書き込まれたデータは、プロセッサ24の制御によりATM セルのペイロードに適合するように順次読み出され、パリティチェックの後データ・バス36およびI/O ポート16を介してATM セル・ヘッダ生成・付与部26に転送される。 - 特許庁

To provide a matrix generation method, a matrix generation device, and an encoding and decoding device for generating a matrix for constituting an LDPC (low density parity check) code of which an encoding circuit and decoding circuit are structured simply.例文帳に追加

符号化回路及び復号化回路の構造が簡単なＬＤＰＣ符号を構成できる行列を生成する行列生成方法、行列生成装置及び符号化復号化装置を提供する。 - 特許庁

To provide a low density parity check encoder/decoder and encoding/decoding method for averagely reducing an error rate included in an uncorrectable error even when the uncorrectable error occurs.例文帳に追加

訂正不可能なエラーが発生した場合であっても、その中に含まれる誤り率を平均的に減少させることができる低密度パリティチェック符号復号器及び方法を提供する。 - 特許庁

From an element corresponding to an updated external value ratio which is identified by a row and a column of the parity check matrix, a specification section 60 specifies a new element in a different row of the same column.例文帳に追加

特定部６０は、更新した外部値比に対応した要素であって、かつパリティ検査行列の行と列によって特定される要素から、同一列で異なった行の新たな要素を特定する。 - 特許庁

A parity check matrix is transformed into a fundamental matrix including unit matrices and a table is created in relation to the number of non-zero elements included in a matrix other than the unit matrices.例文帳に追加

パリティ検査行列を、単位行列を含む行列に基本変形し、その変形後の行列のうち、単位行列以外の行列に含まれる非零要素の数に関する表を作成する。 - 特許庁

To obtain good reception quality when LDPC-CC (Low-Density Parity-Check Convolutional Codes) are created from convolution codes and a signal sequence is transmitted after performing error correction encoding using the LDPC-CC on the signal sequence.例文帳に追加

畳み込み符号からＬＤＰＣ−ＣＣを作成し、信号系列にＬＤＰＣ−ＣＣを用いた誤り訂正符号化を施して送信する場合に、良好な受信品質を得ること。 - 特許庁

To reliably and efficiently configure a decoding apparatus, that decodes data encoded by a low density parity check (LDPC) code, so as to simultaneously update messages corresponding to P pieces of branches.例文帳に追加

ＬＤＰＣ符号で符号化されたデータを復号する復号装置において、Ｐ個の枝に対応したメッセージを同時に更新する構成を確実かつ効率的に可能とする。 - 特許庁

The encoder is configured so as to include: a first generation module for generating parity data of the first data by using a first a check matrix that has predetermined regularity; a second generation module; and a third generation module.例文帳に追加

前記エンコーダは、所定の規則性を有する第１の検査行列を使用して前記第１のデータのパリティデータを生成する第１の生成モジュールと、第２の生成モジュールと、第３の生成モジュールとを含む構成である。 - 特許庁

To provide systems and methodologies that facilitate transmitting low-density parity-check encoded communications in a wireless communication network and incrementing such codes in response to requests from receiving devices.例文帳に追加

無線通信ネットワークにおける低密度パリティ検査符号化通信の送信と、受信デバイスからの要求に応じたそのような符号のインクリメントとを容易にするシステムおよび方法を提供する。 - 特許庁

LDPC encoding and decoding of packets of varying sizes may be supported with a set of base parity check matrices of different dimensions and a set of lifting values of different powers of two.例文帳に追加

異なるディメンションの基本パリティチェック行列のセット及び異なる２のべき乗のリフティング値のセットを使って、可変サイズのパケットのＬＤＰＣ復号化及び符号化がサポートされても良い。 - 特許庁

Thus, the error of data having illegal data undetectable by horizontal and vertical parity check, in two positions can be detected, and a possibility of erroneous read is reduced to improve the read performance.例文帳に追加

このため、水平及び垂直パリテイチエックで検出できないデータ化けが２箇所のデータをエラー検出でき、誤読の可能性が少なくなり、読み取り性能を向上できる。 - 特許庁

According to an embodiment, a decoder iteratively decodes a non-binary low-density parity-check (LDPC) code defined over an extension field.例文帳に追加

実施形態によれば、復号器は、拡大体上で定義される多元ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号を反復復号する。 - 特許庁

The minimum absolute value and the second minimum absolute value are stored among data, used in row processing at the time of calculating an external value logarithmic ratio αmn in a row processing part of a parity check matrix.例文帳に追加

パリティ検査行列の行処理部における外部値対数比αｍｎを算出する処理時に、行処理において利用されるデータのうち、絶対値が最小値および２番目の最小値を記憶する。 - 特許庁

To provide a technique for detecting non-updated data as an error when data to be updated is not updated in a device to apply parity check.例文帳に追加

パリティチェックを行うデバイスにおいて、更新されるべきデータが更新されていない場合に、その未更新のデータをエラーとして検出する技術を提供する。 - 特許庁

To provide an encoder and decoder, and a transmitter and receiver for performing an LDPC (Low Density Parity Check) encoding/decoding optimal for a slot structure in a transmission system which performs time division multiplexing on a plurality of kinds of digital modulation schemes.例文帳に追加

複数種類のデジタル変調方式を時分割多重する伝送システムにおいて、スロット構造に最適なＬＤＰＣ符号化／復号する符号化器及び復号器、並びに送信装置及び受信装置を提供する。 - 特許庁

The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a codeword of L n_B code bits.例文帳に追加

そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

A microcomputer 6 uses a memory 8 and performs updating with the number of times of parity check as the number of blocks of receiving the EPG information when receiving the EPG information.例文帳に追加

ＥＰＧ情報の受信中において、マイコン６はパリティチェックの回数をＥＰＧ情報の受信ブロック数として、メモリ８を用いて更新していく。 - 特許庁

A device 20 has a BIP-N(Bit Interleaved Parity-N) calculation value inserting block 21 and a device 30 has a BIP-N error checking side block 31 and an additional BIP-N error check side block 41 that are co-operated with each other.例文帳に追加

装置２０にＢＩＰ−Ｎ計算値挿入ブロック２１を有し、装置３０内に協働するＢＩＰ−Ｎ誤り検出側ブロック３１および追加ＢＩＰ−Ｎ誤り検出側ブロック４１を有する。 - 特許庁