「potential circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The potential of the signal charge storage 3 is controlled by the control unit (gate driving circuit 20, scanning circuit 30) before the potential of the signal charge storage 3 is read by the amplification transistor 5, so that the gate potential of the amplification transistor 5 can be shifted to a lower potential side than that in the reading time.例文帳に追加

上記信号電荷蓄積部３の電位を増幅トランジスタ５が読み出す前に、制御部(ゲート駆動回路２０,走査回路３０)により信号電荷蓄積部３の電位を制御して、増幅トランジスタ５のゲート電位を読み出し時よりも低電位側にシフトさせる。 - 特許庁

Preceding conduction means (SW221) controlled by a clock signal (CLK1) makes an output signal line of a first circuit (211), which has positive polarity of a potential higher than a reference potential, and an output signal line of a second circuit (212), which has negative polarity of a potential lower than the reference potential, electrically conductive with each other.例文帳に追加

クロック信号（ＣＬＫ１）により制御される先行導通手段（ＳＷ２２１）は、基準電位より高い電位である正極性を有する第１回路（２１１）の出力信号線と、基準電位より低い電位である負極性を有する第２回路（２１２）の出力信号線とを導通させる。 - 特許庁

A preceding conduction means (SW13) which is controlled in response to a clock signal (CLK1) makes an output signal line corresponding to a first circuit (61) which has positive polarity of a potential higher than a reference potential and an output signal line corresponding to a second circuit (62) which has negative polarity of a potential lower than the reference potential electrically conductive with each other.例文帳に追加

クロック信号（ＣＬＫ１）により制御される先行導通手段（ＳＷ１３）は、基準電位より高い電位である正極性を有する第１回路（６１）の出力信号線と、基準電位より低い電位である負極性を有する第２回路（６２）の出力信号線とを導通させる。 - 特許庁

A potential held in the data holding section is controlled by a data potential holding circuit capable of outputting the data without leaking a charge and by a data potential control circuit capable of controlling the potential held in the data holding section without leaking a charge by means of a capacitive coupling via the capacitive element.例文帳に追加

そしてデータ保持部に保持される電位は、電荷をリークすることなくデータの出力が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路で制御される。 - 特許庁

In constitution generating a reference potential in accordance with a potential Viconst outputted from a constant current control circuit 42 and generating an internal power source potential based on the reference potential, the constant current control circuit 42 is provided with fuse elements 84.1-84.k.例文帳に追加

定電流制御回路４２から出力される電位Ｖｉｃｏｎｓｔに応じて基準電位を発生し、その基準電位をもとにして内部電源電位を発生する構成において、定電流制御回路４２にヒューズ素子８４．１〜８４．ｋを設ける。 - 特許庁

A reference voltage generation circuit 100 includes a gamma correction resistor circuit 110 which outputs a plurality of reference voltages to a plurality of resistance divided nodes resulting from dividing resistance of voltages in both terminals of a resistor circuit, and a high potential side voltage supply circuit 120 and low potential side voltage supply circuit 130 for supplying a high potential side voltage and a low potential side voltage to both terminals of the resistor circuit.例文帳に追加

基準電圧発生回路１００は、抵抗回路の両端の電圧を抵抗分割した複数の抵抗分割ノードに複数の基準電圧を出力するガンマ補正抵抗回路１１０と、抵抗回路の両端に高電位側電圧及び低電位側電圧を供給する高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０とを含む。 - 特許庁

A negative voltage generating circuit includes a charge pump circuit 1, a first voltage division circuit 21 that divides voltage between an output V_NEG of the charge pump circuit 1 and a power supply V_DD to output a potential V_DIV for detection, a reference voltage generating circuit 3 generating a reference potential V_REF, and comparator circuit comparing the potential V_DIV for detection with the reference potential V_REF.例文帳に追加

負電圧生成回路は、チャージポンプ回路１、当該チャージポンプ回路１の出力（Ｖ_NEG）と電源Ｖ_DDとの間を分圧して検出用電位Ｖ_DIVを出力する第１分圧回路２１、基準電位Ｖ_REFを生成する基準電圧生成回路３、検出用電位Ｖ_DIVと基準電位Ｖ_REFとを比較するコンパレータ回路２２を備える。 - 特許庁

A reference voltage generation circuit 100 includes a gamma correction resistance circuit 110 which outputs a plurality of reference voltages to a plurality of resistance division nodes resistance-dividing a voltage across a resistance circuit, and a high potential-side voltage supply circuit 120 and a low potential-side voltage supply circuit 130 which supply a high potential-side voltage and a low potential-side voltage to both ends of the resistance circuit.例文帳に追加

基準電圧発生回路１００は、抵抗回路の両端の電圧を抵抗分割した複数の抵抗分割ノードに複数の基準電圧を出力するガンマ補正抵抗回路１１０と、抵抗回路の両端に高電位側電圧及び低電位側電圧を供給する高電位側電圧供給回路１２０及び低電位側電圧供給回路１３０とを含む。 - 特許庁

POTENTIAL DIFFERENCE DETECTION CIRCUIT, SERIAL DATA DETECTION CIRCUIT USING THE POTENTIAL DIFFERENCE DETECTION CIRCUIT, AND RECEIVED DATA SIGNAL PROCESSING APPARATUS USING THE SERIAL DATA DETECTION CIRCUIT例文帳に追加

電位差検出回路及びこの電位差検出回路を用いたシリアルデータ検出回路並びにこのシリアルデータ検出回路を用いた受信データ信号処理装置 - 特許庁

An interface circuit 4 comprises a level shift circuit 20 and a potential selection circuit 10 for selecting the potential of a supply voltage for the operation of the level shift circuit 20.例文帳に追加

上記課題を解決するために、インターフェース回路４を、レベルシフト回路２０と、このレベルシフト回路２０の動作用電源電圧の電位を選択するための電位選択回路１０から構成した。 - 特許庁

A pad potential in pull-up circuit connection and a pad potential in pull-down circuit connection are EORed by enabling a switch of a pull-up circuit and a pull-down circuit newly provided in a pad to be changed over exclusively (alternately).例文帳に追加

パッドに新規に設けたプルアップ回路、及びプルダウン回路のスイッチを排他的に（交互に）切り換えられるようにして、プルアップ回路接続時のパッド電位と、プルダウン回路接続時のパッド電位とのＥＯＲ演算を行う。 - 特許庁

The fuse peripheral circuit of the semiconductor appratus comprises a fuse 10, a potential difference grant circuit 20, a potential difference reduction circuit 30, a terminal 40, a memory circuit 50, a transfer gate 60, and a logical gate 70.例文帳に追加

図２のヒューズ周辺回路は、ヒューズ１０、電位差付与回路２０、電位差低減回路３０、端子４０、記憶回路５０、トランスファゲート６０、および論理ゲート７０を有している。 - 特許庁

A fuse peripheral circuit has the fuse 10, a potential difference applying circuit 20, a potential difference reducing circuit 30, a terminal 40, a memory circuit 50, a transfer gate 60, and a logic gate 70.例文帳に追加

図２のヒューズ周辺回路は、ヒューズ１０、電位差付与回路２０、電位差低減回路３０、端子４０、記憶回路５０、トランスファゲート６０、および論理ゲート７０を有している。 - 特許庁

The liquid crystal display device includes: data lines; a plurality of pixel circuits; a data line-driving circuit which applies data line potential to the data line; and a control circuit which finds the data line potential, obtained by correcting gradation potential which makes each pixel circuit display display gradation on the basis of information which indicates the display gradation of each pixel circuit.例文帳に追加

液晶表示装置は、データ線と、複数の画素回路と、データ線にデータ線電位を印加するデータ線駆動回路と、各画素回路の表示階調を示す情報に基づいて表示階調を該画素回路に表示させる階調電位を補正してなるデータ線電位を求める制御回路と、を含む。 - 特許庁

In a semiconductor integrated circuit device, a selecting circuit 371 selects a potential VPP from a pump circuit 11 for normal operation when a selecting signal SELP is an "H" level, the circuit selects an external potential VEX when the selecting signal SELP is an "L" level, and outputs the selected potential as VP.例文帳に追加

この半導体集積回路装置では、選択回路３７１は、選択信号ＳＥＬＰが「Ｈ」レベルの場合は通常動作用正ポンプ回路１１からの電位ＶＰＰを選択し、選択信号ＳＥＬＰが「Ｌ」レベルの場合は外部電位ＶＥＸを選択し、選択した電位をＶＰとして出力する。 - 特許庁

This semiconductor memory is provided with a first driving circuit 11 for driving a word line driving signal 15 toward first potential, a second driving circuit 12 for driving the word line driving signal 15 toward second potential, a third driving circuit 13 for driving the word line driving signal 15 toward third potential, and a driving control circuit 14.例文帳に追加

ワード線駆動信号１５を第１の電位に向けて駆動する第１の駆動回路１１と、ワード線駆動信号１５を第２の電位に向けて駆動する第２の駆動回路１２と、ワード線駆動信号１５を第３の電位に向けて駆動する第３の駆動回路１３と、駆動制御回路１４とを備える。 - 特許庁

This smoke detector for controlling a light emitting element for smoke detection is provided with a reference potential generation circuit for generating a predetermined reference potential; a buffer circuit for reducing the output impedance of the reference potential generation circuit and a constant current supply circuit for supplying constant currents corresponding to a potential to be output by the buffer circuit to the light emitting element.例文帳に追加

煙検出用の発光素子を制御する煙感知器において、所定の基準電位を発生する基準電位発生回路と、上記基準電位発生回路の出力インピーダンスを小さくするバッファ回路と、上記バッファ回路が出力する電位に応じた定電流を上記発光素子に供給する定電流供給回路とを有する煙感知器である。 - 特許庁

A positive potential is applied from a positive power source circuit 14 to a drive electrode circuit 6 and a selecting electrode circuit 8, and a negative potential is applied from a positive power source circuit 16 to a driving electrode circuit 12 and a selecting electrode circuit 10, and the positive and negative potentials applied to the drive electrode are controlled by a control circuit 18.例文帳に追加

駆動用電極回路６および選択用電極回路８には正電位を正電源回路１４から、駆動用電極回路１２および選択用電極回路１０には負電位を正電源回路１６から印加し、前記駆動電極に印加する正および負の電位を制御回路１８で制御する。 - 特許庁

A word line potential control circuit 21 controls potential Vwl of the word line WL so that inclination until the potential Vwl of the word line WL rises to first potential V1 upon the data reading from a memory cell 12 becomes larger than inclination of increase from the first potential V1 toward second potential V2.例文帳に追加

ワード線電位制御回路２１は、メモリセル１２からのデータの読み出し時にワード線ＷＬの電位Ｖｗｌが第１の電位Ｖ１に上昇するまでの傾きが、第１の電位Ｖ１から第２の電位Ｖ２にさらに上昇するまでの傾きより大きくなるようにワード線ＷＬの電位Ｖｗｌを制御する。 - 特許庁

During an operation period T10, the potential of parasitic capacitance 221 in a circuit part 210 and the potential of decoupling capacitance 220 are maintained in the potential of the power supply 201 in the chip, while during an inactive period T11, the potential of the parasitic capacitance 221 gradually drops to zero, and the potential of the decoupling capacitance 220 is maintained in the potential of the power supply 201 in the chip.例文帳に追加

動作期間Ｔ１０で、回路部２１０内の寄生容量２２１の電位とデカップリング容量２２０の電位は、チップ内電源２０１の電位に維持され、停止期間Ｔ１１で、寄生容量２２１の電位は徐々に降下してゼロになり、デカップリング容量２２０の電位はチップ内電源２０１の電位に維持される。 - 特許庁

In a disable mode, the first voltage potential and second voltage potential are substantially equivalent to the reference potential resulting in a clamping circuit 120 providing a nominal clamping voltage to the protected circuitry 110 so that an ESD event having a voltage between the first voltage potential and the second voltage potential is shunted to the reference potential via first 150 and second 155 ESD rails.例文帳に追加

ディセーブルモードにおいて、第１の電位と第２の電位とが、基準電位と実質的に等価であり、この結果として、前記第１の電位と前記第２の電位との間の電圧を有するＥＳＤイベントが第１(150)及び第２(155)のＥＳＤレールを介して前記基準電位にシャントされるように、クランプ回路(120)が、公称クランプ電圧を前記保護対象回路構成(110)に対して提供することとなる。 - 特許庁

When both a high potential side IGBT drive signal output from high potential side IGBT drive circuits 11a to 11c and a low potential side IGBT drive signal output from low potential side IGBT drive circuits 11d to 11f, have an off-drive period simultaneously, the determination circuit 31 determines that the high potential side IGBT drive signal and the low potential side IGBT drive signal have the dead time.例文帳に追加

判定回路３１は、高電位側ＩＧＢＴ駆動回路１１ａ〜１１ｃから出力される高電位側ＩＧＢＴ駆動信号と低電位側ＩＧＢＴ駆動回路１１ｄ〜１１ｆから出力される低電位側ＩＧＢＴ駆動信号とに、同時にオフ駆動する期間があるとき、デッドタイムを有していると判定する。 - 特許庁

The control circuit 20 applies the bias voltage with a potential of the first ohmic electrode 16 as a reference when a potential of the second ohmic electrode17 is higher than the potential of the first ohmic electrode 16, and applies the bias voltage with the potential of the second ohmic electrode 17 as a reference when the potential of the second electrode 17 is lower than the potential of the first ohmic electrode 16.例文帳に追加

制御回路２０は、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも高い場合には、第１のオーミック電極１６の電位を基準としてバイアス電圧を印加し、第２のオーミック電極１７の電位が第１のオーミック電極１６の電位よりも低い場合には、第２のオーミック電極１７の電位を基準としてバイアス電圧を印加する。 - 特許庁

The initial value setting circuit 34 controls the gate potential of the MOS transistor Tp4 at an intermediate potential between a second high potential power supply VDE and the ground when the second high potential power supply VDE is a predetermined level or lower, and controls the gate potential at the ground level to turn on the MOS transistor Tp4 when the second high potential power supply VDE is higher than the predetermined level.例文帳に追加

初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。 - 特許庁

The initial value setting circuit 34 controls a gate potential of the MOS transistor Tp4 to an intermediate potential between a second high potential power source VDE and the ground when the second high potential power source VDE is below a predetermined level, and controls the gate potential to a ground level so as to turn on the MOS transistor Tp4 when the second high potential power source VDE is above the predetermined level.例文帳に追加

初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。 - 特許庁

The electrocardiogram measurement device 31 for 3 electrodes performs electrocardiogram measurement with the detection potential of the electrodes 1 and 2 supplied through the connector 25 and the reference potential obtained from the reference potential extraction circuit 24 as input.例文帳に追加

３電極用心電図測定装置３１は、コネクタ２５を介して与えられる電極１、２の検出電位と、基準電位抽出回路２４から得られる基準電位とを入力として、心電図測定を行う。 - 特許庁

A negative ion generating circuit 73 has a resistance 75 for setting the potential of an opposite electrode 64 paired with a needle electrode 63 for emitting ions at a prescribed potential higher than the ground potential.例文帳に追加

マイナスイオン生成回路７３において、イオン放出用の針電極６３と対で設けられる対向電極６４をグランド電位より高い所定電位に設定する抵抗７５が備えられる。 - 特許庁

To easily control the potential of a bit line after overdrive to desired restoration potential in an overdrive circuit for generating the operation potential of a sense amplifier.例文帳に追加

本発明は、センスアンプの動作電位を生成するためのオーバードライブ回路において、オーバードライブ後のビット線の電位を所望のリストア電位に容易に制御できるようにすることを最も主要な特徴としている。 - 特許庁

When the second pixel potential during the reset noise reading period exceeds a prescribed threshold level, the second pixel potential is defined as prescribed reference potential in the sample-and-hold circuit.例文帳に追加

サンプルホールド回路では、リセットノイズ読み出し期間中の第２の画素電位が所定の閾値レベルを越える時に、第２の画素電位が所定の基準電位にされる。 - 特許庁

This circuit integrates an inputted clock into a middle potential signal in slow waveform to be settled on a specified-range level, and compares the level of this intermediate potential signal with reference potential.例文帳に追加

入力されるクロックを積分して所定範囲レベルに収まる緩やかな波形の中間電位信号にし、この中間電位信号のレベルを基準電位と比較する。 - 特許庁

Thus, the potential of a comparison circuit 60 at an output end is forcibly set to an earth potential irrespective of a potential supplied from an inverter control microcomputer 68.例文帳に追加

これにより比較回路６０の出力端の電位はインバータ制御用マイコン６８が供給する電位に拘わらず、強制的に接地電位となる。 - 特許庁

To sufficiently keep a writing period of a data potential within a scanning period in a configuration of initializing the potential of a capacitor element in a pixel circuit prior to writing the data potential.例文帳に追加

画素回路の容量素子の電位をデータ電位の書き込み前に初期化する構成のもとで走査期間内におけるデータ電位の書き込み期間を十分に確保する。 - 特許庁

Thereby, potential difference between the potential of the pixel electrode having the adjacent defect and the potential of the normal pixel electrode is made high and the detection of the short circuit defect between the pixel electrodes adjacent across the source line is made easy.例文帳に追加

これによって、隣接欠陥を有する画素電極の電位と正常な画素電極の電位との電位差を大きくし、ソースラインを挟んで隣接する画素電極間の短絡欠陥の検出を容易とする。 - 特許庁

The voltage variable capacitance circuit includes an NMOS 42 as a voltage variable capacitance means and a potential supplying part 41 for supplying a potential different from a source potential to the drain of the NMOS 42.例文帳に追加

電圧可変容量回路は、電圧可変容量手段としてのＮＭＯＳ４２と、ＮＭＯＳ４２のドレインにソース電位と異なる電位を供給するための電位供給部４１とから構成されている。 - 特許庁

After the potential of a pixel electrode 11 of a pixel GS is set to ground potential, the operation of a VVDD generating circuit 18 is stopped, and its output is set to ground potential.例文帳に追加

画素ＧＳの画素電極１１の電位が接地電位に設定された後に、ＶＶＤＤ発生回路１８の動作は停止され、その出力は接地電位に設定される。 - 特許庁

The second discharge circuit has a reverse electric potential applying means 3 for applying the electric potential reverse to the output electric potential to at least one of the electrodes when the polarity is inverted.例文帳に追加

そして、第２の放電回路には、極性反転時に前記電極の少なくとも一方に出力電位と逆の電位を印加する逆電位印加手段３が設けられている。 - 特許庁

The scanning signal supply circuit fixes the scanning signals to intermediate potential between high potential for turning on the TFT and low potential for turning off the TFT just for a prescribed time.例文帳に追加

走査信号供給回路は、ＴＦＴをオン状態にする高電位とオフ状態にする低電位との途中に、走査信号を中間電位に所定時間だけ固定する。 - 特許庁

To reduce power consumption for preparing a counter potential to be supplied to a counter electrode at the time of a standby state performing the display of a still picture in a counter potential generating circuit for supplying the counter potential to a planar display device.例文帳に追加

平面表示装置に対向電位を供給する対向電位発生回路において、静止画表示を行う待機状態時に、対向電極に供給する対向電位を作成するための電力消費を低減させる。 - 特許庁

If the drain potential of the transistor M4 becomes lower than the source potential due to load variation, potential at the output end of the comparator 32 goes "L" and the output end of the NAND circuit 33 goes "H".例文帳に追加

このとき負荷変動によりトランジスタＭ４のドレイン電位がソース電位より低くなると、比較器３２の出力端の電位は"Ｌ"レベルとなり、ＮＡＮＤ回路３３の出力端は"Ｈ"レベルとなる。 - 特許庁

The arbiter circuit is biased by using the potential which is higher between the two potentials and then couples the high potential with an artificial high-potential power rail.例文帳に追加

この２つの電位の高い方を用いて仲裁回路が付勢され、仲裁回路は、この高い方の電位を擬似的な高電位パワー・レールに結合する。 - 特許庁

The detection potential of the two electrodes 1 and 2 mounted on a living body reaches the reference potential extraction circuit 24 of a connector 25 through lead wires 22 and 23 and reference potential is extracted.例文帳に追加

生体に装着された２つの電極１、２の検出電位は、リード線２２、２３を介してコネクタ２５の基準電位抽出回路２４に至り、基準電位が抽出される。 - 特許庁

The first protection element has a capacitive element and relieves a potential change in a power potential node or ground potential node of the input circuit during electrostatic discharge in a device charging model.例文帳に追加

第１保護素子は、容量素子を有すると共に、デバイス帯電モデルにおける静電放電時に入力回路の電源電位ノード又は接地電位ノードの電位変化を緩和させる。 - 特許庁

Such a dummy potential is clamped by a clamp circuit 523 of an AFE 5, so that the clamp potential can be previously pulled into optical black potential before image transfer.例文帳に追加

このようなダミー電位を、ＡＦＥ５のクランプ回路５２３でクランプさせることで、画像転送前に、クランプ電位をオプチカルブラック電位に予め引き込ませることができる。 - 特許庁

A bandgap reference circuit 30 inputs a reference potential trimming signal RTM and generates a first temperature dependent potential VTEMPM depending on temperature, while generating a reference potential REF utilizing properties of P-N junction diode.例文帳に追加

バンドギャップリファレンス回路３０は、基準電位トリミング信号RTMを入力し、PN接合ダイオード特性を利用して基準電位REFを生成すると共に、温度に依存した第１の温度依存電位VTEMPMを生成する。 - 特許庁

To provide a semiconductor integrated circuit device reducing the size of a planar distribution of a potential difference between high-potential power wiring and a low-potential power wiring.例文帳に追加

高電位電源配線と低電位電源配線との間の電位差の平面分布を小さくすることが可能な半導体集積回路装置を提供する。 - 特許庁