「processor-controller」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

To provide an information processor capable of facilitating an operation and improving the reusability of print information, a print controller for efficiently controlling printing of the printing information, a printing system composed of the devices and a computer readable storage medium.例文帳に追加

操作が容易で、且つ印刷情報の再利用性に優れた情報処理装置、その印刷情報の印刷を効率的に制御する印刷制御装置、それらの装置からなる印刷システム、及びコンピュータ読み取り可能な記憶媒体の提供。 - 特許庁

When a state that an input signal to a controller 101 is absent for a prescribed time continues, this information processor 100 controls a power supply part 103, makes the power supply part 103 stop the power supply to a connection part 102 to perform transfer to the power saving mode.例文帳に追加

情報処理装置１００は、所定時間、コントローラ１０１への入力信号がない状態が続いたときに、電源供給部１０３を制御して、接続部１０２への電力供給を停止させて節電モードに移行させる。 - 特許庁

A picture signal processor circuit 14 cuts and takes only the picture signals based on a control signal from the process controller 13, and enlarges them to display the essential picture signals without losing them.例文帳に追加

映像信号処理回路１４では、映像信号処理制御部１３からの制御信号に基づいて映像信号部分のみを切り出し、拡大処理を行うことで、本来の映像信号部分を欠落することなく表示させることができる。 - 特許庁

To provide a bus control method, a bus controller and an information processor, with which necessary information can be informed to a bus agent before a transaction starts and with which the respective agents can shift to a necessary operation before the transaction starts based on information.例文帳に追加

トランザクション開始前にバス・エージェントに必要な情報を通知し、この情報に基づいて、各エージェントがトランザクション開始前に必要な動作に移行することができるバス制御方法、バス制御装置および情報処理装置を提供する。 - 特許庁

The three-forked road connection control means includes a bus memory connection controller to which the address bus and control bus of the processor bus, the memory bus and the system bus are respectively connected, and which transfers addresses and control signals with each other and generates data bus control signals.例文帳に追加

三叉路接続コントロール手段は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

To provide a program execution controller for preventing the deterioration of an executing speed caused by compiling an uncompiled method, when the uncompiled method is executed in home electronics equipped with a processor mounted with a JVM with the conventional JiT compiler.例文帳に追加

従来のＪｉＴコンパイラ付ＪＶＭが実装されたプロセッサを備える家電製品において、未コンパイルのメソッド実行時に当該メソッドをコンパイルすることにより生じていた実行速度の低下を解消するプログラム実行制御装置を提供する。 - 特許庁

The control means 103 has a bus-memory connection controller 401, with which each address bus of the processor bus, the memory bus and the system bus, and a control bus are connected together to transmit mutually addresses and control signals, and which generate data bus control signals.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラ401を有する。 - 特許庁

The main processor 9 is equipped with a second integration circuit 7 in order to integrate furthermore the integration result integrated by the first integration circuit 4 of the micro-controller 6, and predicts the battery remaining capacity based on the result integrated by the second integration circuit 7.例文帳に追加

メインプロセッサ９は、該マイクロコントローラ６の第一の積算回路４で積算した積算結果を、さらに積算するための第二の積算回路７を備えて、該第二の積算回路７で積算された結果に基づき電池残量の予測を行う。 - 特許庁

Authentication data for collation inputted from an input means 11 is collated with authentication data stored in a storage means 16 and when it coincides as the result of the collation, a power source controller 2 gives a power supplying instruction to an information processor 3.例文帳に追加

入力手段１１から入力された照合用認証データと記憶手段１６に記憶されている認証データとを照合し、照合結果が一致すれば電源制御装置２は情報処理装置３に電源投入指示を行う。 - 特許庁

To provide a mechanism by which a fixed level of user's operability of a printing is assured and a highly reliable printing system is constructed while suppressing a load of a printing controller communicating with an information processor by proper evaluation.例文帳に追加

情報処理装置と通信可能な印刷制御装置の負荷を適切な評価で抑えつつ、且つ、ユーザの印刷に係る使い勝手の一定のレベルを確保でき、且つ、信頼性高い印刷システムを構築可能な仕組の提供を目的とする。 - 特許庁

This equipment consists of an input device 1, a display device 2, radio equipment 4, a sound processor 5, a CODEC 6, a data storage device 9, a processing controller 10, a two-dimensional code reader 11, a personal information storage device 12 and a temporary storage device 13.例文帳に追加

入力装置１、表示装置２、無線装置４、音声処理装置５、ＣＯＤＥＣ６、データ記憶装置９、処理制御装置１０、２次元コード読取装置１１、個人情報記憶装置１２及び一時記憶装置１３より構成されている。 - 特許庁

The rotary shutter 32 and a light source 30 for PDD in a light source processor 21 alternately introduce white light and laser beam for PDD to the light guide fiber bundle 16 of an electronic endoscope 10 in response to a synchronization signal from a timing controller 21.例文帳に追加

光源プロセッサ装置２０のロータリーシャッタ３２及びＰＤＤ用光源３０は、タイミングコントローラ２１からの同期信号に従って交互に、白色光及びＰＤＤ用レーザ光を電子内視鏡１０のライトガイドファイババンドル１６に導入する。 - 特許庁

An R-signal processor 33-1 acquires results of color conversion processes made by a high-, medium- and low-luminance signal processors 34-1, 34-2, 34-3, based on information about later processes from a controller.例文帳に追加

Ｒ信号処理部３３−１は、制御部からの後段の処理に関する情報に基づいて、高輝度信号処理部３４−１、中輝度信号処理部３４−２および低輝度信号処理部３４−３の色変換処理であることを取得する。 - 特許庁

Further, the integrated circuit can include a processor which allows the JTAG test controller to start the at least one test operation based on the reception of at least one test request from the host device via the transceiver.例文帳に追加

更に、該集積回路は、又、該トランシーバを介してホスト装置から少なくとも１個のテスト要求を受取ることに基づいて、該ＪＴＡＧテスト制御器をして該少なくとも１個のテスト動作を開始させるプロセッサを包含することが可能である。 - 特許庁

The programmable controller is provided with an integrated circuit 10a for integrating an exclusive processor core 1' for performing sequence command, a command memory 4 for storing the sequence command and a data memory 5 being a working area during the performance of the sequence command into one chip.例文帳に追加

プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア１′とシーケンス命令を格納した命令メモリ４とシーケンス命令の実行中に作業領域となるデータメモリ５とを１チップに集積した集積回路１０ａを備える。 - 特許庁

The software can have cutting commands together with inspection path instructions either readable by the NC or written as unreadable instructions for use with a processor 20 connected to the NC controller and preferably operating at the same time as the NC.例文帳に追加

そのソフトウェアは、ＮＣにより読み取り可能、あるいは、ＮＣコントローラに接続されるプロセッサー２０で使用する読み取り不可の命令として書き込まれる検査経路用命令と一緒に切削命令を有し、好ましくは、そのＮＣと同時に動作する。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

A controller 100 comprises: a communication interface 105, 107 for communicating with at least one home appliance and a plurality of mobile terminals; a memory 101 for storing the power consumption amount per user of the mobile terminals; and a processor 110.例文帳に追加

コントローラ１００は、少なくとも１つの家電と複数の移動端末と通信するための通信インターフェイス１０５，１０７と、複数の移動端末のユーザ毎の消費電力量を記憶するためのメモリ１０１と、プロセッサ１１０とを含む。 - 特許庁

The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁

This controller gets a correction by multiplying an acceleration detected value detected by the acceleration detecting means 7 by a coefficient 14, and corrects it by subtracting this correction from a velocity command, and performs velocity feedback control with a velocity control processor 12 thereby seeking a current command.例文帳に追加

該加速度検出手段７で検出された加速度検出値に係数１４を乗じて補正値を求め、速度指令からこの補正値を減じて補正し、速度制御処理部１２で速度フィードバック制御を行い、電流指令を求める。 - 特許庁

The partitionable computer system includes a state machine 132 configured so as to monitor the status of a partition, a processor 128 communicating with the state machine 132 through a communication link, and a device controller configured so as to receive status information.例文帳に追加

区画可能コンピュータシステムは、パーティションのステータスを監視するように構成された状態マシン１３２と、通信リンクを介して状態マシン１３２と通信するプロセッサ１２８、及びステータス情報を受信するように構成されたデバイスコントローラ１２０を含む。 - 特許庁

An image processor includes an image processing circuit and an image data output circuit, etc., for each color or each beam when outputting image data to a printer engine in a printer controller transferring the image data to the engine to print images after forming the image data.例文帳に追加

画像データを形成した後、プリンタエンジンに画像データを転送して画像印字させるプリンタコントローラにおいて、画像データをプリンタエンジンに出力する際の各色または各ビームの画像処理回路および画像データ出力回路等よりなる。 - 特許庁

The interruption controller 100 is provided with a delay processing part to delay notification timing of a plurality of interruption requests to be periodically generated to at lest a part of the arithmetic processor so that at least a part of a plurality of interruption processings for the plurality of interruption requests to be periodically generated is processed in block by the arithmetic processor.例文帳に追加

本発明の割り込み制御装置１００は、周期的に発生する複数の割り込み要求に対する複数の割り込み処理の少なくとも一部が、演算処理装置によってまとめて処理されるように、周期的に発生する複数の割り込み要求の少なくとも一部の演算処理装置に対する通知タイミングを遅延させる遅延処理部を備える。 - 特許庁

The device 1 comprises a grace note controller 6 which inputs effect adding operation in the form of pressure variation quantity data, a sound effect processor 7 which adds specific effects to the sound signal from the microphone 5 according to the pressure variation quantity data, and a reproducing device main body 8 which amplifies the voice signal outputted by the sound effect processor 7.例文帳に追加

この音響画像処理装置１は、効果付加操作を圧力変化量データとして取り込むこぶしコントローラ６と、この圧力変化量データに応じてマイクロホン５からの音声信号に所定の効果を付加する音響効果処理装置７と、この音響効果処理装置７から出力される音声信号を増幅する再生装置本体８とから構成されている。 - 特許庁

A bus controller 30 is equipped with a processor bus 2 for connecting a processor 1, a memory bus 12 for connecting a memory, a common bus 4 for connecting plural processors 1 to each other, and circuits 31 to 40 which allow respective processors 1 to share the spaces of memories 13 connected to the memory buses 12 of respective bus controllers 30 when plural processors 1 are connected through the common bus 4.例文帳に追加

バス制御装置３０は、プロセッサ１を接続するためのプロセッサバス２と、メモリを接続するためのメモリバス１２と、複数のプロセッサ１を相互に接続する共通バス４と、複数のプロセッサ１が共通バス４を介して接続されたときプロセッサ１夫々がバス制御装置３０夫々のメモリバス１２に接続されたメモリ３の空間を共有するための回路３１〜４０とを具備する。 - 特許庁

This SCSI bus controller is provided with a plurality of SCSI bus interfaces, a SCSI controller connected to the plurality of SCSI bus interfaces and a processor for controlling the operation of the relevant controller and a diagnostic operation control means for virtually transferring data between the SCSI bus controllers connected to the relevant connected SCSI bus interfaces by mutually connecting at least two SCSI bus interfaces among the plurality of SCSI bus interfaces.例文帳に追加

本発明のＳＣＳＩバス制御装置は、複数のＳＣＳＩバスインターフェースと、前記複数のＳＣＳＩバスインターフェースに接続したＳＣＳＩコントローラと、当該コントローラの動作を制御するプロセッサとを具え、前記複数のＳＣＳＩバスインターフェースのうちの少なくとも二つのＳＣＳＩバスインターフェースを互いに接続して、当該接続したＳＣＳＩバスインターフェースに接続されている前記ＳＣＳＩコントローラ間で仮想的にデータ転送を行う診断動作制御手段を設けた。 - 特許庁

This information processor has a dividing means which divides the image information on one page into a plurality of bands, a compressing means which compresses the image information in a band unit to be transferred to a printing controller, and a transfer controlling means which controls the image information on the band unit compressed by the compressing means so as to be transferred to the printing controller.例文帳に追加

情報処理装置が、１ページの画像情報を複数のバンドに分割する分割手段と、前記印刷制御装置に転送されるバンド単位の画像情報を圧縮する圧縮手段と、前記圧縮手段により圧縮されたバンド単位の画像情報を前記印刷制御装置に転送するように制御する転送制御手段とを有している。 - 特許庁

The multiprocessor system constituted by coupling a plurality of system nodes by the coupling path using a bus or switch is provided with a means which sends an interruption signal from a peripheral IO device by freely switching to an arbitrary interruption controller included in a system node and a means which sends an interruption request signal from the interruption controller by freely switching to an arbitrary processor included in the system node.例文帳に追加

複数のシステムノードをバスまたはスイッチを用いた結合路により結合したマルチプロセッサシステムにおいて、周辺ＩＯ装置からの割込み信号をシステムノードに含まれている任意の割込みコントローラに自由に切替えて送る手段と、割込みコントローラからの割込み要求信号をシステムノードに含まれている任意のプロセッサに自由に切替えて送る手段とを設ける。 - 特許庁

On receiving the broadcast memory access request, the system controller of another node outputs the cache state included in the tag information corresponding to the space x to the system bus, gives a request to its follower processor or memory for a necessary process based on the state of the cache existing on the system bus and returns a response to the system controller of a master after the requested process is over.例文帳に追加

ブロードキャストされたメモリ・アクセス要求を受け取った他のノードのシステム・コントローラは、メモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力し、次いでシステム・バス上のキャッシュの状態を参照して配下のプロセッサ又はメモリに対して必要な処理を要求し、要求した処理が終了した後にマスタのシステム・コントローラに対して応答を返す。 - 特許庁

The digital hybrid machine when receiving the print data from a host computer as the information processor converts the print data into image data by pages through a printer controller 6, sends the print data from a main controller 2 to a plotter 2 to print them on a form 9 when no storage is specified in the print data, and stores the print data in an internal storage device 4 when storage is specified.例文帳に追加

情報処理装置であるホストコンピュータ４１からデジタル複合機１がプリントデータを受信すると、プリンタコントローラ６がそのプリントデータをページ単位のイメージデータに変換し、そのプリントデータに保管の指定がなされていなければ、メインコントローラ２からプロッタ２へ送って用紙９に印刷させ、保管の指定がなされていれば、そのプリントデータを内部記憶装置４に記憶させて保管する。 - 特許庁

When a MD 50 is loaded as a recording medium with which the Katakana delimiter position of a group title which is group information is mistakenly recorded in a MD recorder 10 as a data processor, a CPU 20a of a system controller 20 reads the group title from the MD 50, corrects the Katakana delimiter position of the read group title and memorizes it to a RAM 20b of the system controller 20.例文帳に追加

データ処理装置としてのＭＤレコーダ１０において、グループ情報であるグループタイトルのカタカナ区切文字位置が誤って記録された記録媒体としてのＭＤ５０が装填された際に、システムコントローラ２０のＣＰＵ２０ａは、ＭＤ５０からグループタイトルを読込んで、その読込んだグループタイトルのカタカナ区切文字位置を補正してシステムコントローラ２０のＲＡＭ２０ｂに記憶する。 - 特許庁

In this information processor, a power supply circuit 170 generates a plurality of power sources including a power source Vstb_lan of the network controller 150 generally from DC power source generated from AC power source by an AC adaptor 182, and generates the power sources from the battery 181 when the AC power source is interrupted.例文帳に追加

電源回路１７０は、ネットワークコントローラ１５０の電源Ｖstb_lanを含む複数の電源を、通常はＡＣアダプタ１８２によってＡＣ電源から生成されるＤＣ電源から生成し、ＡＣ電源が遮断されている状態ではバッテリ１８１から生成する。 - 特許庁

The digital signal processor 5 uses the power supply controller 2 to adjust the driving voltage VCC according to the power of the modulation signal, and thereby adjusts a phase deviation amount which is an amount of phase shift of the modulation signal that is generated at a switching timing of the power.例文帳に追加

そして、ディジタル信号処理部５は、電源制御部２を用いて、その変調信号のパワーに応じて駆動電圧ＶＣＣを調整して、パワーの切り換えタイミングで発生する変調信号の位相のずれの大きさである位相偏差量を調整する。 - 特許庁

A system controller 1 inputs an original page and information of fax transmission destination, etc., which are subjected to image processing functions (scanning, copying and fax) belonging to the image processor 100 in a setting image G1 and stores each inputted information in a setting table.例文帳に追加

システムコントローラ１は、設定画面Ｇ１において、画像処理装置１００が有する画像処理機能（スキャン、コピー、Ｆａｘ）を実行する原稿ページやＦａｘ発信先等の情報を入力させ、入力された各情報を設定テーブルに記憶する。 - 特許庁

The analyzer has a processor, which performs a single or multiple processing of original data A obtained by a measuring device, a display device for displaying an image and a display controller adapted to display both the postprocessing data and preprocessing data pertaining to processing on the display device.例文帳に追加

測定器によって求められた生データＡに１つ又は複数の処理を施す処理装置と、像を表示する表示装置と、処理に関して処理後データと処理前データの両方を表示装置に表示させる表示制御装置とを有する分析装置である。 - 特許庁

To provide a data processor capable of accelerating the processing of generating image data from data described by a markup language such as an XML, a printing controller, a printing system, a data processing method, a data processing program and a recording medium having the program recorded thereon.例文帳に追加

ＸＭＬなどのマークアップ言語により記述したデータから、画像データを生成する処理を高速化することができるデータ処理装置、印刷制御装置、印刷システム、データ処理方法、データ処理プログラム、及びそのプログラムを記録した記録媒体を提供すること。 - 特許庁

A semiconductor integrated circuit (illustrated with an SoC1c) includes a plurality of internal buses having a first internal bus (illustrated with a bus 10) to which a processor 11 and a memory controller 15 are bus-connected and a second internal bus (illustrated with a bus 30) to which a register 31 is bus-connected.例文帳に追加

半導体集積回路（ＳｏＣ１ｃで例示）は、プロセッサ１１及びメモリコントローラ１５がバス接続された第１の内部バス（バス１０で例示）とレジスタ３１がバス接続された第２の内部バス（バス３０で例示）とを含む複数の内部バスを備える。 - 特許庁

INFORMATION PROCESSOR, INFORMATION PROCESSING METHOD, PROGRAM FOR IMPLEMENTING THIS INFORMATION PROCESSING METHOD, MEDIUM FOR RECORDING THIS PROGRAM, DMA CONTROLLER, DMA TRANSFER METHOD, PROGRAM FOR IMPLEMENTING THIS DMA TRANSFER METHOD, AND MEDIUM FOR RECORDING THIS PROGRAM例文帳に追加

情報処理装置、情報処理方法、当該情報処理方法を実行するためのプログラム及び当該プログラムを記録した媒体、並びにＤＭＡコントローラ、ＤＭＡ転送方法、当該ＤＭＡ転送方法を実行するためのプログラム及び当該プログラムを記録した媒体 - 特許庁

The AV remote controller 31 generates a predetermined control signal on the basis of a set adjustment item, its adjustment value and the number of the channel supplied from the monitor selector 21 and outputs the generated control signal to a processor control network system (PCNS) control device 32 via a PCNS bus 30.例文帳に追加

ＡＶリモートコントローラ３１は、設定された調整項目とその調整値、およびモニタセレクタ２１から供給されるチャンネルの番号に基づいて、所定の制御信号を生成し、ＰＣＮＳバス３０を介して、ＰＣＮＳ制御装置３２に出力する。 - 特許庁

To provide a game machine which can achieve a DMA transfer to the side of a VDP from the side of a display control processor while avoiding the accidental missing of a display command output from the main controller at a timing unrelated to the display of moving images being implemented.例文帳に追加

実施中の動画像表示とは無関係なタイミングで主制御装置から出力される表示コマンドの取りこぼしを回避しつつ、表示制御プロセッサ側からＶＤＰ側へのＤＭＡ転送を実現することができる遊技機を提供する。 - 特許庁

The buffer system includes a multi-purpose memory constitution element 32 which not only buffers information transferred between a peripheral storage device and a host computer system, but also stores a scratch pad accessible by a controller processor 52 and/or instructions.例文帳に追加

バッファシステムは、周辺記憶装置とホストコンピュータシステム４間で転送される情報をバッファするためだけでなく、コントローラプロセッサ５２によりアクセス可能なスクラッチパッドおよび／または命令の格納に使用するようにすることができる多目的メモリ構成要素３２を含んでいる。 - 特許庁

To provide a controller for motors, which can stop a motor safely by estimating a motor current and switching current feedback to a motor estimated current based on a stop processor at motor current abnormality, and a method of stopping the motor at current abnormality detection.例文帳に追加

モータ電流を推定しモータ電流が異常時には、停止処理部に基づき電流フィードバックをモータ推定電流に切替えて、電動機を安全に停止することができる電動機の制御装置と電流検出異常時停止方法を提供する。 - 特許庁

In a controller 16 of a tape drive, when a command processor 41 receives a command for moving to the end of data (EOD) or the like, an operation signal output unit 45 suspends the moving of a tape and a cartridge memory (CM) input/output unit 44 stores therein a state of the tape in which the moving has been omitted.例文帳に追加

テープドライブのコントローラ１６において、コマンド処理部４１がＥＯＤ等への移動コマンドを受け取ると、動作信号出力部４５はテープの移動を行わず、ＣＭ入出力部４４が移動省略後の状態であることを記憶する。 - 特許庁

The common memory controller 102 previously allocates memory addresses of the common memory 103 in RLC and PDU units and writes the packet data in the RLC and PDU units inputted from the MAC-hs processor 101 to corresponding memory addresses of the common memory 103.例文帳に追加

共有メモリ制御装置１０２は、共有メモリ１０３のメモリアドレスを予めＲＬＣ ＰＤＵ単位で割り振り、ＭＡＣ−ｈｓ処理装置１０１から入力されたＲＬＣ ＰＤＵ単位のパケットデータを共有メモリ１０３の対応するメモリアドレスに書き込む。 - 特許庁

The processor detects the temperature of engine cooling water by a cooling water temperature detection means 12 and the temperature of a machine oil by a machine oil temperature detection means 13 and stops a feeder by a controller 16 in an abnormal case that either one of the detected values exceeds a set value.例文帳に追加

冷却水温度検出手段１２によってエンジン冷却水の温度、作動油温度検出手段１３によって作動油の温度をそれぞれ検出し、そのいずれかが設定値を超えた異常時に、コントローラ１６によりフィーダを停止させる。 - 特許庁