「random bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Here, when random numbers of k_0 bit r_i are connected, the 1st data σ_i-1, L exceeding (k_0+k_2) bit are removed from input of binominal operation at an input side of a signature generating function.例文帳に追加

ここで、ｋ_０ビットの乱数ｒ_ｉを連結したときに（ｋ_０＋ｋ_２）ビットを越えてしまう第１部分データσ_i-1,Lを、署名生成関数の入力側にある２項演算の入力から外す。 - 特許庁

To enable random access and editing, without oppressing the amount of data for moving image processing at a bit rate used in recording.例文帳に追加

記録時のビットレートにおける動画像の処理データ量を圧迫することなく，ランダムアクセスや編集が可能な動画像処理装置を提供する。 - 特許庁

The image processing method for extension of the bit depth of the display system includes a process step of forming a pseudo random noise from a human sensation system noise.例文帳に追加

ディスプレイシステムのビット深さを拡張するための画像処理方法は、人間視覚システムノイズから擬似ランダムノイズを生成する工程を含む。 - 特許庁

Further, the IV generating section 72 calculates exclusive OR between the extended 16-bit data and a random number R generated from a random number generating section 71 and gives the result to an encryption section 73 and a multiplexer section 74 as an initial vector IV.例文帳に追加

さらにデータ拡張された１６ビットのデータと、乱数発生部７１により発生された乱数Ｒの排他的論理和が演算され、初期ベクトルＩＶとして復号部７３と多重化部７４に供給される。 - 特許庁

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state.例文帳に追加

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。 - 特許庁

A switch control circuit SCNT receives shift signals SFT which change into random values, generates next bit numbers by performing calculations of values indicated by the bit numbers and the shift signals SFT and sequentially outputs the generated bit numbers as selection signals SEL.例文帳に追加

スイッチ制御回路ＳＣＮＴは、ランダムな値に変化するシフト信号ＳＦＴを受け、ビット番号とシフト信号ＳＦＴが示す値とを演算することで次のビット番号を生成し、生成したビット番号を選択信号ＳＥＬとして順次出力する。 - 特許庁

A correction value creation unit 535-1 creates a correction value for omission of a bit plane based on an omission position of the bit plane and the value of the generated random number by using a correction value table statistically created in advance.例文帳に追加

補正値作成部５３５-1は、予め統計的に作成された補正値テーブルを用いて、ビットプレーンの切り捨て位置と生成された乱数の値に基づき、ビットプレーンの切り捨てに対する補正値を作成する。 - 特許庁

To generate a pseudo-random bit sequence having improved statistical characteristics by guiding a feedback bit from each generated sequence of a P-sub-sequence, and modifying the P-sub-sequence by one or a plurality of modifier bits.例文帳に追加

隣接した複数のＰサブシーケンスを含む主擬似ランダムビットシーケンスによって光ビームを変調することにより、光ビームが伝搬する媒体の回転を決定するための方法および装置を提供する。 - 特許庁

The circuit 304 is provided with a plurality of specific bit-generating circuits, which consist of a plurality of TFTs, respectively, and output one-bit random numbers, with each being based on the characteristic fluctuations of the plurality of TFTs.例文帳に追加

基板識別回路３０４は、複数の固有ビット生成回路を有し、各固有ビット生成回路は、複数のＴＦＴからなり、該複数のＴＦＴの特性ばらつきに基づいて１ビット乱数を出力する。 - 特許庁

To provide means for generating a chip-unique ID by making use of the fact that a defective bit in a memory with a built-in chip is generated at a random address, and for utilizing it.例文帳に追加

チップ内蔵メモリのビット不良がランダムなアドレスで発生することを利用して、チップ固有ＩＤを生成し、これを活用する手段を提供する。 - 特許庁

A scramble pattern generating circuit 2 creates a scramble pattern from an encryption pattern from an encryption pattern generating circuit 1 and the random number pattern from the n-bit selection circuit.例文帳に追加

スクランブルパターン発生回路２は暗号パターン発生回路１からの暗号パターンとｎビット選択回路からの乱数パターンとからスクランブルパターンを作り出す。 - 特許庁

To reduce a frequency of occurrence of erroneous readout while suppressing the increase of a circuit scale even when a failure of a bit cell after writing occurs at random.例文帳に追加

書き込み後のビットセルの不良がランダムに発生する場合においても、回路規模の増大を抑制しつつ、誤読み出しの発生頻度を低減する。 - 特許庁

A phase difference detecting unit 25 obtains a phase difference of the clock signal and the data signal to be measured from which random noise jitter is eliminated for every bit.例文帳に追加

位相差検出手段２５は、ランダムノイズ性ジッタが除去されたクロック信号と被測定データ信号の各ビット毎の位相差を１フレーム分求める。 - 特許庁

When a bit error occurs in a different determination area, it is decided an ECC errors by random causes, and does not determine that it is a defective sector.例文帳に追加

異なる判定領域にビット・エラーが発生している場合には、ランダムな原因によるＥＣＣエラーであると判断し欠陥セクタであるとは認定しない。 - 特許庁

The corrected bit split sequence is stored in a 2-port random access memory 802 and then accessed thereafter by a processor 806 and a sequencer 304.例文帳に追加

修正されたビット・スプリット・シーケンスは、２ポート・ランダム・アクセス・メモリ８０２に蓄積され、その後そこでプロセッサ８０６及びシーケンサ３０４によってアクセスされる。 - 特許庁

The capturing mechanism enables acquisition of a sample in a designated bit pattern of the data signal 10, no matter whether the data signal 10 is random intrinsically.例文帳に追加

該捕捉機構は、データ信号(10)が本質的にランダムであるか否かにかかわらず、データ信号(10)の指定されたビットパターン内のサンプルの獲得を可能にする。 - 特許庁

The semiconductor device is constituted of a DRAM (dynamic random access memory) and the SRAM, both of which are provided with a stack type constitution whose bit line 22 is situated below a capacitive element 31 and which are mounted through mixed loading.例文帳に追加

半導体装置は、ビットライン２２が容量素子３１より下方にあるスタック型の構成を有するＤＲＡＭとＳＲＡＭとが混載されてなる。 - 特許庁

By quantum loss communication using a bit commitment based on the random number, a message is transmitted from the transmitter terminal 10 to the receiver terminal 30.例文帳に追加

かかる乱数に基づくビットコミットメントを用いた量子紛失通信によって送信者端末１０から受信者端末３０にメッセージを送信する。 - 特許庁

This device is a dynamic random access memory cell operated with read lines (r1), word lines (w1), and bit lines (b1), and comprising of a first transistor connected between a bit line and a word line, a second transistor connected between a bit line and a read-line, and a third other transistor connected between two transistors and accumulating electric charges.例文帳に追加

リードライン（ｒｌ）、ワードライン（ｗｌ）、およびビットライン（ｂｌ）で動作し、ビットラインとワードライン間に接続された第一のトランジスタ、ビットラインとリードライン間に接続された第二のトランジスタ、他の二つトランジスタの間に接続されて電荷の蓄積を行う第三のトランジスタからなるダイナミックランダムアクセスメモリセル。 - 特許庁

Furthermore, the encryption device inputs the other bit strings divided from the plaintext m and the random number r in a padding function containing one or more hash functions, generates a bit coupling value y, applies a trapdoor one-way replacement function f to the bit coupling value y, and creates a second ciphertext u=f(y).例文帳に追加

さらに、暗号化装置が、平文mから分割された残りのビット列と乱数rとを、１つ以上のハッシュ関数を含むパディング関数に入力し、ビット結合値yを生成し、当該ビット結合値yに対して落とし戸付き一方向性置換関数fを作用させ、第２暗号文u=f(y)を生成する。 - 特許庁

When start winning is generated, a processing means 56A for the time of the start winning stores start winning information in a preservation area 55A and sets "1" to the bit 0 of the random number sequence change register 204 of a random number circuit 59.例文帳に追加

始動入賞時処理手段５６Ａが、始動入賞の発生がすると、始動入賞情報を保存領域５５Ａに格納するとともに、乱数回路５９の乱数列変更レジスタ２０４のビット０に「１」を設定する。 - 特許庁

For example, a 3072-bit RSA or Diffie-Hellman private key has an effective key size of 128 bits (it requires about 2^128 operations to break) so a key generator only needs 128 bits (16 bytes) of seed material from /dev/random . 例文帳に追加

例えば、3072 ビットの RSA および Diffie-Hellman の秘密鍵の実効サイズは128 ビット (この秘密鍵を破るには 2^128 回の操作が必要ということ) であり、そのため鍵生成器が/dev/randomから読み出す必要がある乱数種の材料の量は 128 ビット (16 バイト) だけである。 - JM

The pseudo-random number pattern generating circuit is formed in an integrated circuit, and generates binary sequence pattern data of 2^7-1 pseudo-random numbers having a plurality of output bit widths by using not an exclusive-OR gate but shift resistors 20 interconnected like a ring.例文帳に追加

集積回路に形成され、排他的論理和ゲートを使用せずに、リング状に接続されたシフトレジスタ20を用いることにより、複数の出力ビット幅を有する２^7 -1擬似乱数２進シーケンスパターンデータを発生させる。 - 特許庁

A filter adjustment method for adjusting the property of an analog filter (111) comprises the steps of supplying a pseudo random bit pattern to the analog filter (111), calculating a cross-correlation value of the output of the analog filter (111) and the pseudo random bit pattern, and adjusting the property of the analog filter, based on the calculated cross-correlation value.例文帳に追加

本発明は、アナログフィルタ（１１１）の特性を調整するフィルタ調整方法において、アナログフィルタ（１１１）に擬似ランダムビットパターンを供給し、アナログフィルタ（１１１）の出力と擬似ランダムパターンとの相互相関値を算出し、算出した相互相関値に基づいてアナログフィルタの特性を調整することを特徴とする。 - 特許庁

The pseudo-random modulation circuit comprises a clock delay circuit 3 which delays the first clock signals CLK1, a pseudo- random signal generating circuit 5 which generates three-bit artificial random signals SEL0-SEL2, and a multiplexer 4 which selects and outputs one delayed clock signal from among the delayed clock signals In0-In7, according to the pseudo-random signals SEL0-SEL2.例文帳に追加

擬似ランダム変調回路は、第１のクロックＣＬＫ1を遅延するクロック遅延回路３と、第１のクロックＣＬＫ1に応じて３ビットの擬似ランダム信号ＳＥＬ0〜ＳＥＬ2を発生する擬似ランダム信号発生回路５と、擬似ランダム信号ＳＥＬ0〜ＳＥＬ2に応じて遅延クロックＩｎ0〜Ｉｎ7の中、何れかの遅延クロックを選択出力するマルチプレクサ４とから構成される。 - 特許庁

A bit selection logic or selector 67 selects, on the basis of the ratio of the photo-diode integration time to the stray diffusion integration time, whether or not a random number is to be added to a product of the integration time ratio and stray diffusion overflow pixel data, and a total value of photo-diode pixel values, and when adding the random number, the random number is outputted.例文帳に追加

ビット選択論理またはセレクタ６７は、フォトダイオード集積時間対浮遊拡散集積時間の比率に基づいて、ランダム数を、集積時間比率と浮遊拡散溢出し画素データの積とフォトダイオード画素値の合計値に加算するかを選択し、加算する場合にはランダム数を出力する。 - 特許庁

To provide an error correction decoding method and device capable of correcting a burst error by detecting the burst error in order from the head bit of a receiving bit and using a syndrome for random error correction.例文帳に追加

受信ビットの先頭ビットから順にバースト誤りの検出ができるようにし、また、ランダム誤り訂正のためのシンドロームを用いてバースト誤り訂正ができるようにした誤り訂正復号方法および装置を提供する。 - 特許庁

The contents of the conversion table 11 can be changed dynamically, by properly updating the bit length with each setting updated period by a random number and properly setting the segmented data length by a random number.例文帳に追加

なお、変換表１１の内容は、乱数により適宜その長さが設定される更新周期ごとに更新され、また、切り出し長さも乱数により適宜設定された長さに切り出され、これによって変換表１１の内容は動的に変えることができる。 - 特許庁

A logical operation part 200 executes a logical operation based on one pattern taken from a preset pattern storage part 10 and a quasi-random pattern generated by and output from a quasi-random pattern generation part 100, and outputs an n-bit-wide variation pattern.例文帳に追加

論理演算部２００は、プリセットパターン記憶部１０から取り出した一つのパターンと準ランダムパターン生成部１００から生成出力された準ランダムパターンとに基づいて論理演算を行って、ｎビット長のバリエーションパターンを出力する。 - 特許庁

Since the data length of a special game determination random number is 1 bit, the storage capacity of the RAM 51B required for one reserve storage can be minimized.例文帳に追加

ここで、特別遊技決定用乱数のデータ長は、１ビットとなっているので、１つの保留記憶に要するＲＡＭ５１Ｂの記憶容量を最小とすることができる。 - 特許庁

The sequencer 304 reads the corrected bit split sequence out of the 2-port random access memory 802 to determine when respective bits of image data are loaded to a modulator array.例文帳に追加

シーケンサ３０４は、修正されたビット・スプリット・シーケンスを２ポート・ランダム・アクセス・メモリ８０２から読み出し、画像データの各ビットを変調器アレイにいつロードするかを決める。 - 特許庁

The device etches a random bit pattern on the second recording medium before recording the information onto the first recording medium and generates the second recording medium as a phase plate.例文帳に追加

装置は、第１記録媒体に情報を記録する前に、ランダムなビットパターンを第２記録媒体に焼き付け処理し第２記録媒体を位相板として生成する。 - 特許庁

The plurality of modulation pseudo-random number sequences are inputted to a multi-level conversion section 142, as a part of an input bit sequence which is converted into a multi-level code sequence 12.例文帳に追加

多値変換部１４２は、複数の変調用擬似乱数列が入力ビット列の一部として入力され、入力ビット列を多値符号列１２に変換する。 - 特許庁

Which bits are used in the pseudo- random bit string is controlled by means of the numbers allotted to the individual packets, and even if there is packet loss, there will be no influence on the decryption.例文帳に追加

また，各パケットに振り当てた番号で疑似乱数ビット列のどこを使うかを管理しているためパケットロスが生じても復号化に影響を及ぼさない。 - 特許庁

To realize arithmetic in a processing time equal to the processing time of the read operation of a RAM(random access memory) by repeating bit arithmetic, without changing data stored at the time of read operation.例文帳に追加

リード動作時に記憶しているデータを変更せず、繰り返しビット演算を可能にし、ＲＡＭのリード動作の処理時間と同等の処理時間での演算を可能にする。 - 特許庁

Since a random number below the quantization accuracy is added to a video signal, there are a case where the value of a least significant bit is carried up by one and a case where the value remains as it is.例文帳に追加

映像信号に量子化精度以下の乱数を加えたことで、乱数の値によって、最下位ビットの値が１つ繰り上がる場合と、そのままの場合とがある。 - 特許庁

When read-out is performed and memory elements on the same bit line are selected continuously, read-out of next memory element can be performed during the resetting of bit line voltage after read-out by switching a read-out bit line by switching selection transistors TL or TR, high speed random read-out can be performed.例文帳に追加

読み出し時、連続で同一ビット線上の記憶素子が選択された場合、選択トランジスタＴＬとＴＲを切り換えにより読み出すビット線を切り換えることで、読み出し後のビット線電圧をリセットしている間に、次の記憶素子の読み出しが可能となり、高速なランダム読み出しが可能となる。 - 特許庁

A bit operation is added to the encryption processing result of a block A_i-1 before it is used for the encryption processing of the next block A_i, so that the relevancy between random number or an encrypted sentence B_0 of the random number and generated encrypted sentence series B_1, B_2 to B_n can be made difficult to understand.例文帳に追加

次のブロックＡ_ｉの暗号処理に使用する前のブロックＡ_ｉ−１の暗号処理結果にビット操作を加えることで、乱数または乱数の暗号文Ｂ_０と生成された暗号文列Ｂ_１、Ｂ_２、・・・、Ｂ_ｎとの関連性がよりわかりにくいものとなる。 - 特許庁

Thus, even when a DPB control signal for controlling the DPB holding the random access point there between is included in a bit stream, decoding is performed without a failure.例文帳に追加

これにより、ビットストリームにランダムアクセスポイントを挟んでＤＰＢを制御するようなＤＰＢ制御信号が含まれていた場合にも、不具合なく復号化を行うことが可能となる。 - 特許庁

The generation section 33 performs AES encryption processing based on the base station master key D3 and the random number information D6 to generate, for example, the 128-bit common key D4.例文帳に追加

そして、生成部３３は、基地局マスター鍵Ｄ３及び乱数情報Ｄ６に基づいてＡＥＳ暗号化処理を行い、例えば１２８ビットの共通鍵Ｄ４を生成する。 - 特許庁

In a conventional data format, the head 32-bits are used for reserved data or a system header, the 2-bit control codes a1, a2 are placed after them, and a random number is set to the remaining 30 bits.例文帳に追加

一般データフォーマットでは、先頭の３２ビットがリザーブドまたはシステムヘッダとして使用され、その次に２ビットの制御コードａ１，ａ２が配置され、残りの３０ビットが乱数とされる。 - 特許庁

Latch circuits 77a and 77b composing of a random number determine register 77 input the counter output of the 16-bit counter 76 and when a starting port switch signal is turned on, the counter output is latched.例文帳に追加

乱数確定レジスタ７７を構成するラッチ回路７７ａ，７７ｂは、１６ビットカウンタ７６のカウンタ出力を入力し、始動口スイッチ信号がオンするとカウンタ出力をラッチする。 - 特許庁

After the predetermined value is added to the higher rank byte data of the random numbers loaded into RAM 112 and the rotating process is performed, an exclusive OR operation is carried out by each and every bit with the lower rank byte data.例文帳に追加

ＲＡＭ１１２に取り込まれた乱数の上位バイトのデータに所定の値の加算、ローテイトの処理を行ってから、下位バイトのデータとビット毎に排他的論理和演算する。 - 特許庁

In a general data format, the leading 32 bits are used as a reserved or system header, 2-bit control codes a1, a2 are arranged next, and the remaining 30 bits are random numbers.例文帳に追加

一般データフォーマットでは、先頭の３２ビットがリザーブドまたはシステムヘッダとして使用され、その次に２ビットの制御コードａ１，ａ２が配置され、残りの３０ビットが乱数とされる。 - 特許庁

The selecting means 24 is changed by selecting a mode in a mode selection menu 25, and even the part which is unspecifiable by a specific bit pattern, such as a random pattern in the digital signal, can be selected.例文帳に追加

モード選択メニュー２５でモードを選択することで、選択手段２４は変更され、デジタル信号中のランダム・パターンなど、特定のビット・パターンで指定できない部分も選択できる。 - 特許庁