「random bit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In a read operation, the memory controller reads sector bit map values stored in the memory area, indicated by a pointer, and selectively reads at least one sector among many sectors forming a page of an external nonvolatile memory based on the read sector bit map values by a random data output operation.例文帳に追加

メモリコントローラは、読み取り動作時、ポインタが指示するメモリ領域に保存されたセクタビットマップ値を読み取り、該読み取られたセクタビットマップ値に基づいて外部の不揮発性メモリのページを構成する多数のセクタのうち、少なくとも一つのセクタをランダムデータ出力動作で選択的に読み取る。 - 特許庁

The 28-bit length M-sequence cyclic code generators 104-108 perform cyclic code generating operation based on the seed values generated by the generator 103, respectively, and output 12-bit uniform random numbers u_0 [11;0] to u_11 [11;0].例文帳に追加

２８ビット長Ｍ系列巡回符号生成器１０４〜１０８は、それぞれ、２８ビット長Ｍ系列巡回符号生成器１０３により生成されたシード値に基づいて巡回符号生成動作を行い、１２ビットの一様乱数ｕ_０［１１：０］〜ｕ_１１［１１：０］を出力する。 - 特許庁

In this memory module 100, an address generation circuit 120 generates the highest order bit B2 of the bank address insufficient for the purpose of specification of the memory cell that is the access target by use of the highest order bit of the row address output from the memory controller 12, and outputs it to SDRAM (Synchronous Dynamic Random Access Memory) 110.例文帳に追加

メモリモジュール１００において、アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足するバンクアドレスの最上位ビットＢ２を生成し、これをＳＤＲＡＭ１１０に出力する。 - 特許庁

An encryption device divides a plaintext m into two or more bit strings, generates a common key w determined by information containing a random number r, encrypts one-bit string divided from the plaintext m by using the common key w by a common key cryptosystem, and creates a first ciphertext c.例文帳に追加

暗号化装置が、平文mを２つ以上のビット列にビット分割し、乱数rを含む情報によって定まる共通鍵wを生成し、共通鍵wを用い、共通鍵暗号方式によって、上記平文mから分割された１つのビット列を暗号化し、第１暗号文cを生成する。 - 特許庁

Deflection control of charged particle beams is carried out by either (1) adding modulation signal of any waveform to output of deflection control signals, (2) outputting at random output of deflection control signals, or (3) using a one-bit (one bit-stream) D/A converter, or, by a combination of those.例文帳に追加

（１）偏向制御信号の出力に任意の波形の変調信号を加算する、（２）偏向制御信号の出力をランダムに出力する、（３）１ビット型（ビットストリーム型）のＤ／Ａ変換器を使用するのいずれかもしくはそれらの組合せによって荷電粒子線の偏向制御を行う。 - 特許庁

The present invention allows random access in a track, while avoiding long adaptation of the quantization accuracy in a quantizer and/or the need for a large bit stream, while improved audio quality is maintained.例文帳に追加

本発明は、量子化器における量子化精度の長い適応及び／または大きなビットストリームの必要性を回避しつつ、改善されたオーディオ品質を維持したままで、トラック内のランダムアクセスを可能にする。 - 特許庁

The least significant bit of a digital image signal to be clamped is converted into a parallel signal having the same number of bits as a numeral value lower than a decimal point in a clamp level with a determined rule, and the converted signal is used as random numbers.例文帳に追加

クランプされるディジタル画像信号の最下位ビットを決まった規則でクランプレベルにおける少数点未満の数値と同じビット数のパラレル信号に変換し、これを乱数とする。 - 特許庁

The quick paging channel in a random-connection radio communication system includes at least one bit in a quick paging frame, which can discriminate the existence of a paging message to an access terminal or an access terminal group.例文帳に追加

ランダム接続無線通信システムにおける高速ページング・チャネルは、アクセス端末又はアクセス端末のグループに対するページング・メッセージの存在を識別する高速ページング・フレーム中の少なくとも１ビットを含む。 - 特許庁

An antialias circuit 250 is provided with bit counters 251 of 16 above the number obtained, by dividing the number of bits that is a writing unit of data in a VRAM (video random access memory) by the number of bits per pixel in output image data.例文帳に追加

アンチエイリアス回路２５０には、ＶＲＡＭにおけるデータの書き込み単位となるビット数を、出力画像データにおける１画素あたりのビット数で除した数以上の１６個のビットカウンタ２５１が設けられている。 - 特許庁

In each vertical line corresponding to each round (each loop) of change of bit hit determining random number values, values corresponding to probability fluctuated big hits and values corresponding to probability non- fluctuated big hits are mixed in converted values.例文帳に追加

大当り決定用乱数値の変化の各周目（各ループ目）に対応している各縦列において、変換値を見ると、確変大当りに対応した値と非確変大当りに対応した値とが混在している。 - 特許庁

A storage device generates a pseudo random number (key data k), and calculates a function value g(k), and rearranges each bit of the key data k and the function value g(k) in a prescribed method, and transmits it to terminal equipment, and calculates a function value f(k) (S4-S10).例文帳に追加

記憶装置は、擬似乱数（キーデータｋ）を発生させ、関数値ｇ（ｋ）を計算し、ｋおよびｇ（ｋ）の各ビットを所定の方法で並べ替え、端末装置に送信し、関数値ｆ（ｋ）を計算する（Ｓ４〜Ｓ１０）。 - 特許庁

This magnetic random access memory system is provided with tunnel magnetic resistance elements 10, word lines WL1 to WLn, bit lines BL1 to BLm, a writing driver and a writing circuit 52 that can simultaneously select all writing drivers.例文帳に追加

磁気ランダムアクセスメモリシステムは、トンネル磁気抵抗素子１０、ワード線ＷＬ１〜ＷＬｎ、ビット線ＢＬ１〜ＢＬｍ、書き込みドライバ、及び全ての書き込みドライバを同時に選択状態にできる書き込み回路５２を備えている。 - 特許庁

This random access memory device is provided with a plurality of memory cells (30, 32), word lines (WL), plate lines (PLS), a plurality of bit lines (BL), a first global plate line (FGPL), a second global plate line (SGPL), a first switch circuit (34), and a second switch circuit (36).例文帳に追加

本発明に係わるランダムアクセスメモリデバイスは、複数のメモリセル(30,32）と、ワード線(WL）と、プレート線(PLS）と、複数のビット線(BL）と、第１グローバル・プレート線（FGPL）と、第２グローバル・プレート線（SGPL）と、第1スイッチ回路（34）と、第２スイッチ回路（36）と、を備える。 - 特許庁

When detecting rising of a clock signal output from an oscillation circuit 101h, a 16-bit random number updating circuit 101s shifts 16-bit data in a shift register by 1, and calculates exclusive disjunction from data of most significant bits, and feeds back the exclusive disjunction data to least significant bits.例文帳に追加

１６ビット乱数更新回路１０１ｓは、発振回路１０１ｈから出力されるクロック信号の立ち上がりを検出すると、シフトレジスタにある１６ビットのデータを１ずつシフトさせるとともに、複数の上位ビットにあるデータから排他的論理和を演算し、排他的論理和のデータを下位ビットにフィードバックさせる。 - 特許庁

A peak detector 76 detects and holds the maximum signal value, and a low-speed weight calculator 40 detects the frequency where the bit sequence matched with the correlation value sequence appears in a random bit stream for a signal with no distortion, adjusts a weight value in accordance with the frequency, and sets it to the processors 12, 14.例文帳に追加

ピーク検出器７６は、信号最大値を検出して保持し、低速の重み計算器４０は、相関値シーケンスと一致するビット・シーケンスが、歪みのない信号に対するランダム・ビット・ストリームにおいて出現する頻度を検出し、それに応じて重み値を調整して、プロセッサ１２、１４に設定する。 - 特許庁

When detecting rising of a clock signal output from an oscillation circuit 101h, a 16-bit random number updating circuit 101s shifts 16-bit data in a shift register by 1, calculates exclusive disjunction from data of most significant bits, and feeds back the exclusive disjunction data to least significant bits.例文帳に追加

１６ビット乱数更新回路１０１ｓは、発振回路１０１ｈから出力されるクロック信号の立ち上がりを検出すると、シフトレジスタにある１６ビットのデータを１ずつシフトさせるとともに、複数の上位ビットにあるデータから排他的論理和を演算し、排他的論理和のデータを下位ビットにフィードバックさせる。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

The list includes 9 public-key cryptographic schemes (signature: 4, confidentiality: 2, key agreement: 3), 12 symmetric-key cryptographic schemes (64-bit block cipher: 4, 128-bit block cipher: 5, stream cipher: 3), 5 schemes for hash functions, and 3 schemes for pseudo-random number generators --29 schemes in total. 例文帳に追加

電子政府推奨暗号リストには、公開鍵暗号 9 方式（内訳：署名 4 方式、守秘 2 方式、鍵共有 3 方式）、共通鍵暗号 12 方式（内訳：64 ビットブロック暗号 4 方式、128 ビットブロック暗号 5 方式、ストリーム暗号 3 方式）、ハッシュ関数 5 方式、擬似乱数生成系（例示）3 方式の計 29 方式が掲載された。 - 経済産業省

If the BW bit pattern is selected in a sub-menu 53 and two specification patterns are specified in menus 58, 60, even the random pattern held in between can be selected, and the eye pattern and the jitter analysis result that is formed only from them can be displayed.例文帳に追加

サブ・メニュー５３でＢＷビット・パターンを選択し、２つの指定パターンをメニュー５８及び６０で指定すれば、これらに挟まれたランダム・パターンでも選択し、これらだけから生成されたアイパターンやジッタ分析結果を表示できる。 - 特許庁

A disk drive connected to a host is used to generate parity bits from a bit string obtained from one group of position error signal samples obtained from the read/write head of the disk drive, and the parity bits are connected to generate random numbers.例文帳に追加

ホストに接続されているディスクドライブを利用して、ディスクドライブのリードライトヘッドから得られる位置誤差信号サンプルの１つのグループから得られるビット列からパリティビットを生成し、そのパリティビットを連結することで乱数を生成する。 - 特許庁

The data generation circuit 20 generates N-bit random number data Drnd from count values of a plurality of clock signals CLK1, CLK3 and CLK4, and outputs Drnd as Din to the first stage pseudorandom number generation circuit 30-1.例文帳に追加

データ生成回路２０は、複数のクロック信号ＣＬＫ１，ＣＬＫ３，ＣＬＫ４のそれぞれのカウント値に基づいてＮビットの乱数データＤｒｎｄを生成し、そのＤｒｎｄを初段の擬似乱数生成回路３０−１に対するＤｉｎとして出力する。 - 特許庁

A session key restoration part 334 inputs bit string information generated by coupling the fourth element information and receiving paring value information indicating the paring value w' in a key derivation function G regarded as random oracles to calculate a hash value.例文帳に追加

セッション鍵復元部３３４は、第四要素情報と、ペアリング値ｗ’を示す受信ペアリング値情報とを結合して生成したビット列情報を、ランダムオラクルとみなせる鍵導出関数Ｇに入力し、ハッシュ値を算出する。 - 特許庁

A carry up probability after adding the random number becomes high corresponding to the value of the decimal (m-n) bits of the input data to be rounded, and the rounding processing to n bits is executed while keeping the pseudo gradation of the m-bit input data.例文帳に追加

丸められる入力データの小数部（ｍ−ｎ）ビットの値に応じて乱数加算後の繰り上がり確率が大きくなり、ｍビットの入力データの階調性を擬似的に保持したままｎビットに丸め処理することができる。 - 特許庁

The communication device 2 comprises a storage section 21 for storing a bit bar BB constituted of random numbers of a determined length aggregating authentication keys in permutations, an authentication key setting section 33 for setting its own authentication key on the basis of the bit bar BB, and a communication authentication section 35 for performing communication authentication on another communication device 2 using the set authentication key.例文帳に追加

通信デバイス２は、認証鍵を順列に集合させた決まった長さの乱数からなるビットバーＢＢを記憶する記憶部２１と、ビットバーＢＢに基づいて自己の認証鍵を設定する認証鍵設定部３３と、設定された認証鍵を用いた他の通信デバイス２に対して通信認証を行う通信認証部３５とを備えている。 - 特許庁

For the information recording medium on which the 128 bit media ID is not recorded, the 128 bit unique data is produced by combining either a device identifier corresponding to a recording device (device number) or a drive ID in a drive public key certificate (drive certificate) corresponding to a drive and a counter value or a pseudo random number and recorded in the information recording medium.例文帳に追加

１２８ビットのメディアＩＤが記録されていない情報記録媒体（メディア）に対して、記録装置に対応するデバイス識別子（Device Number）、あるいはドライブに対応するドライブ公開鍵証明書（Drive Certificate）中のドライブＩＤのいずれかと、カウンタ値、または乱数を組み合わせて１２８ビットの固有データを生成して情報記録媒体に記録する。 - 特許庁

To provide a mobile communication authentication interworking system that can efficiently execute CR(Challenge Response) authentication with high security in roaming between systems where a random number transmission bit length differs between networks without revising an existing protocol.例文帳に追加

既存のプロトコルに変更をきたすことなく、乱数伝達ビット長が網間で異なるシステム間のローミングにおけるＣＲ認証の効率的でかつセキュリティ上安全な実行を可能とする移動通信認証インターワーキング方式を提供する。 - 特許庁

When respective demodulated reception data (a) to (c) are input from a device 6 under test, comparators 8a to 8c compare the respective reception data (a) to (c) with the transmission data (a) to (c) according to a synchronizing signal which is input from a pseudo-random number bit sequence synchronization part 7.例文帳に追加

また、比較器８ａ〜ｃは、被測定デバイス６から復調された各受信データａ〜ｃが入力されると、擬似乱数ビット列同期部７から入力される同期信号に従って、各受信データａ〜ｃを送信データａ〜ｃと比較する。 - 特許庁

A bit which may cause a retention defect of a data retention capability resulting from random changes with time is screened by repeating a pause refresh test for checking a data retention function in the whole chip surface and the whole bits by an optimized frequency.例文帳に追加

データ保持機能を調べるポーズ・リフレッシュ試験を、チップ全面全ビットにおいて、最適化された回数分繰り返すことで、データ保持能力のランダムな経時変化に起因したリテンション不良を生じる可能性のあるビットをスクリーニングする。 - 特許庁

Respective pseudo-random number bit sequence generators 3a to 3c inside an error-rate measuring apparatus 1 generate transmission data (a) to (c) on the basis of clock pulses which are input from a clock generator 2, and they are output to digital modulation parts 4a to 4c connected at the outside.例文帳に追加

エラーレート測定装置１内の各擬似乱数ビット列発生器３ａ〜ｃは、クロック発生器２から入力されるクロックパルスに基づいて送信データａ〜ｃを生成し、外部に接続されたデジタル変調部４ａ〜ｃに出力する。 - 特許庁

An exclusive OR gate 14 applies exclusive OR arithmetic operation to the random number Nonce with a shared key PMK by each bit, a frame generating section 16 composes an output signal EX-Nonce with other parameters and data to generate a message frame.例文帳に追加

乱数Ｎｏｎｃｅは、排他的論理和ゲート１４で共通鍵ＰＭＫとビット毎に排他的論理和演算され、その出力信号ＥＸ−Ｎｏｎｃｅがフレーム生成部１６で他のパラメータやデータと合成されてメッセージフレームが生成される。 - 特許庁

If one of the transmit/receive units is assumed to be more powerful than any potential eavesdropper, the powerful transmit/receive unit broadcasts the public random stream, a weaker transmit/receive unit sends selected bit numbers to the powerful transmit/receive unit, and the powerful transmit/receive unit uses random numbers to produce a key created by the weaker transmit/receive unit.例文帳に追加

送受信ユニットの１つを任意の潜在的盗聴者よりも強力であると仮定すると、強力な送受信ユニットは公開ランダム・ストリームをブロードキャストし、より弱い送受信ユニットは、強力な送受信ユニットに選択したビット番号を送出し、強力な送受信ユニットは、乱数を使用し、より弱い送受信ユニットにより生成された鍵を作成する。 - 特許庁

Since the random counter updating processing for determining a big hit and the added value counter updating processing for determining the updating quantity of random counter are non-synchronously executed, the generation timing of the next bit hit is calculated on the basis of the generation of one big hit, and the illicit action using 'suspending board' for illicitly generating a big hit can be prevented.例文帳に追加

このように、大当たりを決定するための乱数カウンタ更新処理と、その乱数カウンタの更新量を決定するための加算値カウンタ更新処理とを、非同期に実行しているので、１の大当たりの発生に基づいて、次の大当たりの発生タイミングを算出し、不当に大当たりを発生させる「ぶら下げ基板」を用いた不正行為を防止することができる。 - 特許庁

To provide a low power random bit generator utilizing an MDAC (Multiplying Digital to Analog Converter) which is used in a switched capacitor amplifying circuit and an ADC (Analog to Digital Converter) with a pipeline architecture.例文帳に追加

スイッチドキャパシタ増幅器回路及びパイプライン方式のＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）で使われるＭＤＡＣ（Ｍｕｌｔｉｐｌｙｉｎｇ Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｏｒ）を活用した低電力ランダムビット生成器を提供する。 - 特許庁

In an MRAMb (magnetic random access memory), when a write data signal DI is at an "H" level, a power supply voltage Vdd is applied to one end of a source line SL corresponding to a selected memory cell MC and also a grounding voltage GND is applied to both ends of a corresponding bit line BL.例文帳に追加

このＭＲＡＭでは、書込データ信号ＤＩが「Ｈ」レベルの場合は、選択されたメモリセルＭＣに対応するソース線ＳＬの一方端に電源電圧Ｖｄｄを印加するとともに、対応のビット線ＢＬの両端に接地電圧ＧＮＤを印加する。 - 特許庁

The physical random number generator comprises a second selector 15 and a third selector 16 provided in the front stage of each integrated circuit 5, and a polarity switching circuit 13 for switching the polarity of input with a first selector 22, the second selector 15 and the third selector 16 depending on the highest bit of an up/down counter 23.例文帳に追加

各積分回路５の前段にそれぞれ第２セレクター１５および第３セレクター１６を設け、アップ／ダウンカウンター２３の最上位ビットによって第１セレクター２２と第２セレクター１５および第３セレクター１６との入力の極性切換を行う極性切換回路１３を設ける。 - 特許庁

A VCAT transmission apparatus 10 copies a test signal of a pseudo-random bit sequence, performs control so as to insert the same PRBS signal to each member of a VCAT signal, and transmits each member of the VCAT signal to which the PRBS signal is inserted to an opposing apparatus via a plurality of transmission paths.例文帳に追加

ＶＣＡＴ伝送装置１０は、擬似ランダムビット系列のテスト信号をコピーし、ＶＣＡＴ信号のメンバにそれぞれ同一のＰＲＢＳ信号を挿入するように制御し、ＰＲＢＳ信号が挿入されたＶＣＡＴ信号の各メンバを複数の伝送路で対向装置に送信する。 - 特許庁

A composite machine counts the number (n) of packets that a communication interface receives irrelevantly to whether the received packets are addressed to itself (S130), and sets the value of the least significant digit bit of a system clock to a random number constituting a seed when the number of received packets reaches a threshold (S160).例文帳に追加

複合機は、通信インタフェースが受信したパケットが自装置宛のパケットであるか否かに拘らず、受信パケットの数ｎをカウントし（Ｓ１３０）、受信パケット数が閾値に達したときのシステムクロックの最小位ビットの値を、シードを構成する乱数に設定する（Ｓ１６０）。 - 特許庁

In this method, a driving signal SX is generated by putting together signals of plural systems which are generated by respectively disturbing each bit string of the 1st information SA regarding the copyright into one system based on a pseudo-random number R corresponding to the 2nd information SB regarding the copyright as reference.例文帳に追加

本発明は、著作権に関する第１の情報ＳＡの各ビット列をそれぞれ擾乱して生成した複数系統の信号を、著作権に関する第２の情報ＳＢに応じた疑似乱数Ｒを基準にして１系統に纏めて駆動信号ＳＸを生成する。 - 特許庁

The sigma-delta modulator includes a pulse generator to generate a multi-bit frequency resolution control signal having at least one periodic pulse signal having variable duty ratio and the sigma-delta modulator to generate a random digital code to generate a multi-band output frequency signal based on the frequency resolution control signal.例文帳に追加

可変デューティ比を有する少なくとも一つの周期的なパルス信号を有するマルチビットの周波数解像度制御信号を生成するパルス発生器と、前記周波数解像度制御信号に基づいて、多重バンドの出力周波数信号を生成するためのランダムデジタルコードを生成するシグマデルタ変調機とを具備する。 - 特許庁

The integrated circuit has, on one hand, a RAM(random access memory) for the purpose of storing the pattern, and has, on the other hand, an extraction means (PE) for the purpose of extracting the pixels as a function indicating the number of bit per pixel from a selected pattern, and supplying a coding means(CM) with the extracted pixels.例文帳に追加

集積回路は、一方では、パターンを保存することを目的とするＲＡＭ（ランダム・アクセス・メモリ）を備え、また他方では、選択されたパターンからピクセル当りのビット数を示す関数としてピクセルを抽出し、それらの抽出されたピクセルを符号化手段（ＣＭ）に供給することを目的とする抽出手段（ＰＥ）を備える。 - 特許庁

A frame reception section 21 of a message frame decomposition circuit 20 at a receiver side decomposes the output signal EX-Nonce of a KeyNonce field from the message frame transmitted from a transmitter side, and an exclusive OR gate 22 applies exclusive OR arithmetic operation to the output signal EX-Nonce with the shared key PMK by each bit and recovers the original random number Nonce.例文帳に追加

送信されたメッセージフレームは、受信側のメッセージフレーム分解回路２０のフレーム受信部２１で、ＫｅｙＮｏｎｃｅフィールドの出力信号ＥＸ−Ｎｏｎｃｅが分離され、排他的論理和ゲート２２で共通鍵ＰＭＫとビット毎に排他的論理和演算されて元の乱数Ｎｏｎｃｅが再生される。 - 特許庁

The identification codes are exchanged in the case that a more similar code vector can be selected even when a 1-bit error is generated by the exchange of the identification codes allocated to the plural respective code vectors selected at random based on a distance among all the code vectors obtained beforehand or an amount similar to the distance.例文帳に追加

予め求められた全てのコードベクトル間の距離あるいは距離に類する量を元にランダムに選ばれた複数の個々のコードベクトルに割り振られた識別符号の交換により１ビット誤りが生じた際にもより相似したコードベクトルが選択され得る場合に識別符号の交換を行う。 - 特許庁

As for each defective memory cell (unit bit defect) by a so-called random defect without providing any redundant cell array, data to be stored in the defective memory cell is held by a latch circuit 22 disposed between column data 12 and an I/O buffer 21, and the held data is output in place of the data of the defective memory cell.例文帳に追加

冗長セルアレイを持たず、所謂ランダム欠陥による各個の欠陥メモリセル（単ビット欠陥）に関して、この欠陥メモリセルに格納されようとするデータを、列データ１２と入出力バッファ２１との間に設けられたラッチ回路２２によってデータを保持し、また、該保持されたデータを欠陥メモリセルのデータに替えて出力するようにした。 - 特許庁

In this photoelectric encoder for acquiring an image of a bit pattern on the scale 10 by a detector 20 for detecting relative displacement between the scale and the detector, an ABS pattern on the scale 10 is expressed by a modulated pseudo-random number, and the accurate absolute position is detected by combining with an interpolation using an image correlation.例文帳に追加

スケール１０上のビットパターンの画像を検出器２０で取得して、スケールと検出器の相対変位を検出するようにされた光電式エンコーダにおいて、スケール１０上のＡＢＳパターンを、変調を施した擬似乱数により表現し、画像相関を用いた内挿方法と組合せることで、正確な絶対位置の検出を可能とする。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁