「schottky」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A Schottky barrier diode comprises a doped guard ring having a doping of a second conductivity type in a semiconductor-on-insulator (SOI) substrate.例文帳に追加

ショットキー障壁ダイオードは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板内の第２の導電型のドーピングを有するドープ保護環（リング）を含み、さらにダミー・ゲート電極の一方の側の、第２の導電型とは反対型の第１の導電型のドーピングを有する第１導電型ドープ半導体領域を含み、そしてショットキー障壁構造部は他方の側がドープ保護環により囲まれる。 - 特許庁

A group III nitride hetero junction semiconductor element for use in a power circuit like a boost conversion circuit is provided with ohmic junction source-drain electrodes, and Schottky junction electrodes integrated into power switches near gates between the above source-drain electrodes or near the above source-drain electrodes themselves.例文帳に追加

ブースト変換回路などの電源回路で用いられるＩＩＩ族窒化物ヘテロ接合半導体素子は、オーミック接合ソース・ドレイン電極と、前記ソース・ドレイン電極間のゲート電極および、前記ソース・ドレイン電極の近傍に電源スイッチと一体化されたショットキ接合電極を備える。 - 特許庁

A barrier correction layer 20 between a surface anode and the cathode part which is inside an epitaxial layer is formed so as to lower or raise the threshold turn-on electric potential of a Schottky diode depending on whether a diode junction silicide is formed of Ti or Pt.例文帳に追加

表面アノードとエピタキシャル層の内部のカソード部との間にあるバリア修正層（２０）を、ダイオード接合シリサイドがＴｉを用いて形成されているかＰｔを用いて形成されているかに応じて、ショットキ・ダイオードのスレショルド・ターンオン電位を低下又は上昇させるように設計する。 - 特許庁

The field effect transistor includes: a first semiconductor layer 19; a gate electrode 24 formed by means of a Schottky junction with the first semiconductor layer 19 on the first semiconductor layer 19; and ohmic electrodes 22, 23 formed on both sides of the gate electrode 24 on the first semiconductor layer 19.例文帳に追加

電界効果トランジスタは、第１の半導体層１９と、第１の半導体層１９の上に第１の半導体層１９とショットキー接合して形成されたゲート電極２４と、第１の半導体層１９の上におけるゲート電極２４の両側方に形成されたオーミック電極２２、２３とを備えている。 - 特許庁

In a semiconductor hetero junction corresponding to the N channel and the P channel, a difference in height ϕB of a Schottky barrier formed between a source and drain formed of metal or intermetallic compound and a semiconductor layer used for each channel of a semiconductor is used for enabling selectively injecting the carriers into each channel.例文帳に追加

本発明はｎチャネル及びｐチャネルに相当する半導体へテロ接合において、金属もしくは金属間化合物で形成されたソース及びドレインと前記半導体の各チャネルに用いた半導体層との間に形成されるショットキー障壁の高さφ_Bの違いを用いて各チャネルに選択的にキャリア注入をできるようにする。 - 特許庁

This invention discloses the field effect transistor comprising a nitride semiconductor layer including a channel layer, a Schottky electrode 20 including a GZO layer 22 provided in contact with the nitride semiconductor layer and heat-treated under an inert gas atmosphere and ohmic electrodes 16 and 18 connected to the channel layer, and its manufacturing method.例文帳に追加

本発明は、チャネル層を含む窒化物半導体層と、窒化物半導体層に接して設けられ不活性ガス雰囲気中で熱処理されたＧＺＯ層２２を含むショットキ電極２０と、チャネル層に接続して設けられたオーミック電極１６、１８と、を具備する電界効果トランジスタおよびその製造方法である。 - 特許庁

To provide a method of forming nickel silicide which can reduce the number of processes for forming nickel silicide capable of being used for various purposes in the semiconductor and advanced packaging technology such as formation of gate electrodes, ohmic contacts, interconnection lines, Schottky barrier diode contacts, photovoltaics, solar cells and optoelectronic components.例文帳に追加

半導体及び先端実装技術、例えば、ゲート電極、オーミック接触、相互接続ライン、ショットキー障壁ダイオード接触、光起電力、太陽電池及び光電子部品形成などにおける様々な目的のために使用されうるケイ化ニッケルの形成工程数を削減する形成方法を提供する。 - 特許庁

The nitride semiconductor device includes a semiconductor-layer laminate 102 formed on a substrate 101, a first ohmic electrode 131 and a Schottky electrode 132 formed on the semiconductor-layer laminate 102 with an interval in-between, and a passivation film 141 covering the semiconductor-layer laminate 102.例文帳に追加

窒化物半導体装置は、基板１０１の上に形成された半導体層積層体１０２と、半導体層積層体１０２の上に互いに間隔をおいて形成された第１のオーミック電極１３１及びショットキー電極１３２と、半導体層積層体１０２の上を覆うパッシベーション膜１４１とを備えている。 - 特許庁

In a non-insulated type DC-DC converter in which a power MOSFET for high side switch and a power MOSFET for low side switch are connected in series, the power MOSFET for low side switch and a Schottky barrier diode D1 connected in parallel with the power MOSFET for low side switch are formed in the same semiconductor chip 5b.例文帳に追加

ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとローサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された回路を有する非絶縁型ＤＣ−ＤＣコンバータにおいて、ローサイドスイッチ用のパワーＭＯＳ・ＦＥＴと、そのローサイドスイッチ用のパワーＭＯＳ・ＦＥＴに並列に接続されるショットキーバリアダイオードＤ１とを同一の半導体チップ５ｂ内に形成した。 - 特許庁

Semiconductor devices include an insulated trench electrode 11 in a trench 20, for example, trench-gate field effect power transistors and trenched Schottky diodes, a cavity 23 is provided between the bottom 25 of the trench electrode 11 and the bottom 27 of the trench 20 to reduce the dielectric coupling between the trench electrode 11 and the body portion 14 at the bottom 27 of the trench 20.例文帳に追加

トレンチ型電界効果パワートランジスタ及びトレンチ型ショットキダイオードのような、トレンチ２０において絶縁トレンチ電極１１を含む半導体デバイスにおいて、トレンチ２０の底部２７において本体部分１４とトレンチ電極１１との間の誘電結合部を低減させるために、トレンチ２０の底部２７とトレンチ電極１１の底部２５との間にキャビティ２３がもたらされる。 - 特許庁

To provide a semiconductor element that can naturally implement a cut-off state of a transistor and increase driving current by selecting the Fermi level of a source region so that the Schottky barrier can be substantially reduced with suppressing the generation of a depletion layer in the neighborhood of the interface with a metal region in a semiconductor region, and a semiconductor element structure having the semiconductor element.例文帳に追加

本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。 - 特許庁

Two Schottky barrier diodes (SBDs) which are connected in parallel to a field effect transistor that is a switching element, and composed of silicon carbide (SiC) and gallium nitride (GaN), respectively, are configured to vary a rate of change of a current with respect to a forward voltage in accordance with the level of an ON voltage which is started to be conducted forward.例文帳に追加

スイッチング素子である電界効果トランジスタに並列に接続されており、夫々炭化珪素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）からなる２つのショットキバリアダイオード（ＳＢＤ）について、順方向に導通し始めるオン電圧の高低に応じて、順方向の電圧に対する電流の変化率が大小となるようにする。 - 特許庁

At least a part of the junction face between the electrodes 3 forming the Schottky junction and the semiconductor layer 2 includes a light irradiation face to which the light 3 is irradiated from the face side of the semiconductor layer 2 to which no electrode 3 is formed, and is a component part of a coupling structure coupled with terahertz wave 7 generated or detected by the irradiation of the light 3.例文帳に追加

ショットキー接合を形成する電極３と半導体層２との接合面の少なくとも一部は、電極３の形成されていない半導体層２の面側から光３が照射される光照射面を含み、且つ光３の照射により発生または検出するテラヘルツ波７と結合する結合構造体の構成部分となっている。 - 特許庁

A thin-film metal layer is formed which is laminated on a semiconductor layer, Schottky-junctioned with the semiconductor layer and has a film thickness of ≤100 nm, a modulated voltage or modulated light is applied to the thin-film metal layer to generate a response current responding to the modulated voltage or modulated light between a first electrode and a second electrode which are ohmic-connected with the thin-film metal layer.例文帳に追加

半導体層上に積層され、半導体層とショットキー接合する１００ｎｍ以下の膜厚の薄膜金属層を形成し、薄膜金属層へ変調電圧若しくは変調光を加え、薄膜金属層にオーミック接続する第１電極と第２電極の間に変調電圧若しくは変調光に応答する応答電流を発生させる。 - 特許庁

In a gate electrode 103 that is formed on a compound semiconductor layer 100 composed of GaN, an Ni layer 41 formed by Schottky junction, a low-resistance metal layer 42 that is composed of one metal selected from the group consisting of Au, Cu, and Al, and a Pd layer 44 formed between the Ni layer 41 and the low-resistance metal layer 42 are provided on the compound semiconductor layer 100 composed of GaN.例文帳に追加

ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０３において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＮｉ層４１と、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２と、Ｎｉ層４１と低抵抗金属層４２との間に形成されたＰｄ層４４を設けるようにする。 - 特許庁

The semiconductor device includes a P-type semiconductor substrate; an N-type well, a first P^+ diffusion region, a second P^+ diffusion region, a Schottky diode, a first N^+ diffusion region, a second N^+ diffusion region, a third P^+ diffusion region, a fourth P^+ diffusion region, a first insulating layer, a second insulating layer, a first parasitic bipolar transistor, and a second parasitic bipolar transistor.例文帳に追加

本発明の半導体デバイスは：Ｐ型半導体基板、Ｎ型ウェル、第１Ｐ＋拡散領域、第２Ｐ＋拡散領域、ショットキー・ダイオード、第１Ｎ＋拡散領域、第２Ｎ＋拡散領域、第３Ｐ＋拡散領域、第４Ｐ＋拡散領域、第１絶縁層、第２絶縁層、第１寄生バイポーラトランジスタ、及び第２寄生バイポーラトランジスタ、を含む。 - 特許庁

A first solar battery unit 24 and a second solar battery unit 28 are stacked between a front-side electrode 20 and a backside electrode 30 and sandwiching the intermediate layer 26 having conductivity, and a Schottky barrier is formed between the intermediate layer 26 and an electrode connecting layer 32 which connects the front-side electrode 20 and the backside electrode 30.例文帳に追加

表面電極２０と裏面電極３０との間に第１太陽電池ユニット２４と第２太陽電池ユニット２８とを導電性を有する中間層２６を挟み込んで積層した光起電力装置において、中間層２６と、表面電極２０と裏面電極３０とを接続する電極接続層３２との間にショットキー障壁を形成する。 - 特許庁

This Schottky emitter cathode includes a filament 2 of a first high-melting point metal; a monocrystal needle 1 of a second high-melting point metal having a facet, joined to the filament 2; and a reservoir 3 disposed on at least one of the monocrystal needle 1, the filament 2 and the junction part between the monocrystal needle 1 and the filament 2.例文帳に追加

(１)第一高融点金属製のフィラメント２、(２)ファセットを有し及び前記フィラメントに結合した第二高融点金属製の単結晶ニードル１、及び(３)前記単結晶ニードル１、前記フィラメント２及び前記単結晶ニードル１と前記フィラメント２との結合部の少なくとも一つの上に配置されたリザーバー３を含むショットキーエミッタカソードに関する。 - 特許庁

To provide a fabricating method of silicon carbide substrate which provides a substrate adapted its specification of wafer to the structure of a device including the substrate, as well as the substrate fabricated with this method, and a fabricating method of a Schottky barrier diode and a silicon carbide film in a way of saving more money and resources than the present.例文帳に追加

現状よりも安価、省資源で炭化ケイ素基板を製造、提供できることを目的とし、さらに、適用するデバイス構造に適したウエハ仕様を実現することが可能な、炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法を提供する。 - 特許庁

The rectifying region 13 of a first conductivity type is surrounded with an inverse rejection groove 26, the inverse rejection region 33b of a second conductivity type is arranged within the inverse rejection groove 26, an ohmic junction is formed with a source diffusing region 19, and a common electrode film 42 to form a Schottky junction with the rectifying region 13 is then formed.例文帳に追加

第一導電型の整流領域１３を逆阻止溝２６で取り囲み、逆阻止溝２６の内部に第二導電型の逆阻止領域３３ｂを配置し、ソース拡散領域１９とオーミック接合を形成し、整流領域１３とショットキー接合を形成する共通電極膜４２を形成する。 - 特許庁

The semiconductor electrostatic motor which can rotate at a high speed without rotating unevenness is obtained in such a manner that the second impurity adding part 2d of the stator for supplying an operating voltage or the Schottky junction by the metal has its reverse voltage or a reverse voltage by the second impurity adding part 2c of the n-type stator and the semiconductor substrate 2a of the p-type stator.例文帳に追加

作用する電圧を供給する固定子の第２の不純物添加部２ｄあるいは金属によるショットキ接合がその逆電圧か、ｎ型の固定子の第２の不純物添加部２ｃとｐ型の固定子の半導体基板２ａによる逆電圧を持つことにより、高速回転が可能な回転むらのない半導体静電モータを得た。 - 特許庁

To provide a semiconductor element operating in the normally-off mode and in a high-breakdown voltage and high-current state by forming a Schottky electrode in a source region of an FET, including an ohmic pattern electrode therein, and forming a gate electrode in a part of a source electrode region and a part of a nitride semiconductor region, and provide a manufacturing method for the same.例文帳に追加

ＦＥＴのソース領域にショットキー電極を形成し、内部にオミックパターン電極を備え、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフ動作すると共に高耐圧及び高電流で動作可能な、半導体素子及び製造方法を提供する。 - 特許庁

In the organic field effect transistor 1 provided with an organic semiconductor layer 4, and a source electrode 2 and a drain electrode 3, which are bonded to the organic semiconductor layer 4, ohmic bonding faces 8A and 9A and Schottky bonding faces 8B and 9B are formed in bonding faces 8 and 9 with the organic semiconductor layer 4 and the source electrode 2 or the drain electrode 3.例文帳に追加

有機半導体層４と有機半導体層４に接合したソース電極２及びドレイン電極３とを備えた有機電界効果トランジスタ１の、有機半導体層４とソース電極２及びドレイン電極３の少なくとも一方との接合面８，９に、オーミック接合面８Ａ，９ＡとＳｃｈｏｔｔｋｙ接合面８Ｂ，９Ｂと形成する。 - 特許庁

By this, when the reverse leak current Ir of the Schottky barrier diode (SBD) D51B is increased (when the temperature of the rectifying diode D51A is raised due to an overload), a feedback signal of the output voltage detection circuit 10A is increased, and an output voltage is lowered, thus performing the overheat protection of the DC power supply device 1A.例文帳に追加

これにより、ショットキーバリアダイオード（ＳＢＤ）Ｄ５１Ｂの逆方向漏れ電流Ｉｒが増大した場合（過負荷により整流ダイオードＤ５１Ａの温度が上昇した場合）に、出力電圧検出回路１０Ａのフィードバック信号を増大させて、出力電圧を低下させ、直流電源装置１Ａの過熱保護を行う。 - 特許庁

The p-type shallow junctions 20 at the ends of the Schottky junction are connected to the p-body region 6 of the MOSFET by a MOS gate so that the p-body region 6 of the MOSFET and the p-type junctions 20 are conductively connected when a negative bias is applied to the gate.例文帳に追加

さらに、ショットキー接合の端部にある浅いｐ型接合２０と、ＭＯＳＦＥＴのｐボディ領域６との間がＭＯＳゲートによって接続され、ゲートに負のバイアスが印加されると、ＭＯＳＦＥＴのｐボディ領域６とショットキー接合の端部のｐ型領域２０とが導電接続されるようにする。 - 特許庁

The present protective circuit for the field effect transistor 10 is a protective circuit for a Schottky gate HFET in which a series of diodes 14 including 5 diodes 12 connected in series in the normal direction and one diode 16 in the reverse direction are connected in parallel, and a gate line Vgg connected to the gate electrode of the HFET is grounded via the protective circuit 10.例文帳に追加

本電界効果トランジスタの保護回路１０は、ショットキーゲートＨＦＥＴの保護回路であって、縦続接続させた５個の順方向のダイオード１２からなるダイオード列１４と、１個の逆方向のダイオード１６とを並列接続した回路であって、ＨＦＥＴのゲート電極に接続されたゲート線Ｖｇｇは、保護回路１０を介して接地されている。 - 特許庁

Furthermore, the semiconductor device includes a first electrode having Schottky contact with the second semiconductor layer, a second electrode having ohmic contact with the second semiconductor layer, and a semiconductor region which is provided right below a central portion of the first electrode and in which the two-dimensional electron gas distributed right below the central portion of the first electrode disappears.例文帳に追加

また、半導体装置は、第２の半導体層とショットキー接触を有する第１の電極と、第２の半導体層とオーミック接触を有する第２の電極と、第１の電極の中央部の直下に設けられ、第１の電極の中央部の直下に分布する２次元電子ガスを消失させる半導体領域とを有する。 - 特許庁

To provide a semiconductor element operating in the normally-off mode by forming a Schottky electrode in a source region of an FET, forming a gate electrode in a part of a source electrode area and in a part of a nitride semiconductor area, and providing a floating guard ring between a drain electrode and the source electrode.例文帳に追加

ＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成し、ドレイン電極と該ソース電極との間にフローティングガードリングを設けることによって、ノーマリ−オフで動作する半導体素子を提供する。 - 特許庁

To provide an electrode film/silicon carbide structure whose structure is easy and its manufacturing process is simple and short preventing an electrode film from peeling, to provide a silicon carbide schottky barrier diode, to provide a field effect transistor of a metal-silicon carbide semiconductor structure, to provide the optimum method for forming an electrode film, and to provide a method for manufacturing an electrode film/silicon carbide structure.例文帳に追加

電極膜の剥離を防止しつつ、構造が容易で製造工程が簡易で短い電極膜／炭化珪素構造体、炭化珪素ショットキバリアダイオード、金属−炭化珪素半導体構造電界効果トランジスタ、電極膜の成膜最適化方法および電極膜／炭化珪素構造体の製造方法を提供することにある。 - 特許庁

A tunnel negative resistance element having a MOSFET structure is composed by forming a gate insulation film 12 on a substrate 11, forming thereon a multiple nanodot structure 13 composed of a plurality of nano-dots 13a which are made of an oxide semiconductor such as ZnO, etc. and mutually bonded through a double Schottky barrier 13b in one plane, and forming a source electrode 14 and a drain electrode 15 thereon.例文帳に追加

基板１１上にゲート絶縁膜１２を形成し、その上にＺｎＯなどの酸化物半導体から成る複数のナノドット１３ａが一面内において二重ショットキー障壁１３ｂを介して互いに接合した多重ナノドット構造体１３を形成し、その上にソース電極１４およびドレイン電極１５を形成することにより、ＭＯＳＦＥＴ構造のトンネル負性抵抗素子を構成する。 - 特許庁

When a plurality of semiconductor layers are formed on a semiconductor substrate and a Schottky electrode is formed in a semiconductor layer surface, an upper layer semiconductor layer consisting of at least an InGaP layer or an InAlGaP layer, and a semiconductor substrate wherein a lower layer semiconductor layer consisting of a GaAs layer or an AlGaAs layer is formed immediately below the upper layer semiconductor layer, are prepared.例文帳に追加

半導体基板上に複数の半導体層が形成され、半導体層表面にショットキー電極を形成する際、少なくともＩｎＧａＰ層 又はＩｎＡｌＧａＰ層からなる上層半導体層と、上層半導体層直下にＧａＡｓ層又はＡｌＧａＡｓ層からなる下層半導体層が形成された半導体基板を用意する。 - 特許庁

In the power supply device which includes a power factor improving circuit 3, a resonance circuit 4, and a smoothing capacitor 6 provided at its output side to supply a dc voltage to the load through the back-flow preventing field effect transistor 7; a Schottky barrier diode 15 is connected between the drain and the source of the field effect transistor 7.例文帳に追加

力率改善回路３と、共振回路４と、その出力側に設けた平滑用のコンデンサ６とを有し、負荷に逆流防止用の電界効果トランジスタ７を介して直流電圧を供給するようにした電源装置において、この逆流防止用の電界効果トランジスタ７のドレインーソース間にショットキバリアダイオード１５を接続したものである。 - 特許庁

To provide a Schottky barrier diode in which concentration of an external stress on the vicinity of the top face of the sidewall of a trench can be relaxed by dispersing the stress in a barrier metal layer even when the external stress generated from an electrode metal layer acts on the joint interface of the barrier metal layer and a conductor, and to provide a method of manufacturing the same.例文帳に追加

バリア金属層と導電体との接合界面に電極金属層等から生じる外部応力が作用した場合においても、この応力をバリア金属層内にて分散させることにより、外部応力がトレンチの側壁上面付近に集中するのを緩和することができ、逆方向電流（ＩＲ）を小さくすることができるショットキーバリアダイオード及びその製造方法を提供する。 - 特許庁

A first contact layer formed of AlGaN and having conductivity, a light-receiving layer formed of AlGaN, and a second contact layer formed of AlN and having a thickness of 5 nm, are epitaxially formed on a predetermined substrate in the stated order, and a second electrode is brought into Schottky junction with the second contact layer, to thereby form an MIS junction.例文帳に追加

所定の基板の上に、ＡｌＧａＮからなり導電性を有する第１コンタクト層を形成する第１コンタクト層と、ＡｌＧａＮからなる受光層と、ＡｌＮからなり厚みが５ｎｍの第２コンタクト層とをこの順にエピタキシャル形成し、第２コンタクト層に第２電極をショットキー接合することによって、ＭＩＳ接合を形成する。 - 特許庁

To prevent misoperations or thermal breakdowns of a semiconductor element, by rapidly externally radiating a large heart at operation time of the element, when housing a high output semiconductor element, such as a Schottky barrier field effect transistor made of a compound semiconductor, as the material in a package for housing the element which has a metal base and a ceramic frame.例文帳に追加

金属基体とセラミック枠体を具備する半導体素子収納用パッケージにおいて、化合物半導体を素材としたショットキーバリア型電界効果型トランジスタなどの高出力の半導体素子を収納する場合において、半導体素子の作動時の大きな発熱を速やかに外部に放熱させて、半導体素子の誤作動や熱破壊を防ぐこと。 - 特許庁

An FET 101 comprises: a compound semiconductor substrate 1; a semiconductor stacked structure 10 that is formed on the compound semiconductor substrate 1 and includes a channel layer 5 in which n-type carriers are accumulated, a Schottky layer 8, and a cap layer 9 in that order when viewed from the substrate side; a gate electrode 20; a source electrode 21; and a drain electrode 22.例文帳に追加

ＦＥＴ１０１は、化合物半導体基板１と、化合物半導体基板１上に形成され、当該基板側から見て、ｎ型キャリアが蓄積するチャネル層５、ショットキー層８、及びキャップ層９を順次含む半導体積層構造１０と、ゲート電極２０、ソース電極２１、及びドレイン電極２２とを備えている。 - 特許庁

The semiconductor device includes a source region 10 and a drain region 11 that adjoin a silicon substrate 1 to form a Schottky junction, and an insulating layer provided to cover both of a portion where an interface of the silicon substrate 1 and the source region 10 is exposed and a portion where an interface of the silicon substrate 1 and the drain region 11 is exposed.例文帳に追加

シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。 - 特許庁

The phase-change memory element includes a word line extended in one direction on a substrate, a first semiconductor pattern disposed on the word line, a node electrode disposed on the first semiconductor pattern, a Schottky diode formed between the first semiconductor pattern and the node electrode, and a phase-change resistor disposed on the node electrode.例文帳に追加

基板上に一方向に延伸しているワードラインと、ワードライン上に位置する第１半導体パターンと、第１半導体パターン上に位置するノード電極と、第１半導体パターンとノード電極との間に形成されたショットキーダイオードと、ノード電極上に位置する相変化抵抗体と、を備える半導体メモリ素子。 - 特許庁

A unipolar Gunn effect element has laminated anode layer, travel layer, cathode layer and the gate electrode which is Schottky-jointed to the travel layer and donor impurity concentration is adjusted so that time average electron density in the travel layer is canceled so as to make time average field strength to be constant is installed for solving said problem.例文帳に追加

上記問題を解決するために、本件発明では、積層されたアノード層、走行層、カソード層、走行層にショットキー接合したゲート電極を有し、走行層中の時間平均電子密度を相殺するようドナー不純物濃度を調整することで時間平均電界強度を一定とした、ユニポーラ型ガン効果素子を提供する。 - 特許庁

A source electrode 42 and a drain electrode 43 isolated from each other along a length direction of the quantum wire 13 electrically conducted with the high mobility channel via a contact layer 30, and a gate electrode 41 opposed to the channel 20 via a Schottky junction interposed via an insulating layer between the electrode 42 and the electrode 43 are provided.例文帳に追加

コンタクト層30を介して高移動度チャネル13に電気的に導通する一方で、量子細線13の長さ方向に沿って互いには離間したソース電極42、ドレイン電極43と、ソース電極42とドレイン電極43の間に設けられ、絶縁層を介するかショットキ接合を介して低移動度チャネル20に臨むゲート電極41を設ける。 - 特許庁

However, since the electrons es2 of reverse spin implanted into the semiconductor SM each have electric charges, the potential of the semiconductor SM deteriorates, the thickness of a potential barrier PB formed based on a Schottky contact SJ between the source S and the semiconductor SM increases and electrons hardly flows from the source S to the semiconductor SM.例文帳に追加

しかしながら、半導体ＳＭ内への注入された逆向きスピンの電子ｅｓ２は、電荷を有しているので、半導体ＳＭの電位が低下し、ソースＳと半導体ＳＭとの間のショットキ接触ＳＪによって形成されたポテンシャル障壁ＰＢの厚みが増加し、ソースＳから半導体ＳＭ内に電子が流れ込みにくくなる。 - 特許庁

In the method for manufacturing Schottky barrier transistor, after a gate insulating film 30, a gate 60a, and a spacer 80a of a sidewall of the gate are formed on a substrate 1, a polycrystalline silicon layer 100 is grown on the gate by applying selective silicon growth, and a single crystal silicon layer is grown on a substrate 1.例文帳に追加

基板上１に、ゲート絶縁膜３０とゲート６０ａとゲート側壁のスペーサ８０ａを形成した後、選択的シリコン成長を適用してゲート上部に多結晶シリコン層１００を成長させ、基板上１には単結晶シリコン層を成長させるショットキー障壁トランジスタの製造方法である。 - 特許庁

To provide the manufacturing method of a compound semiconductor device, capable of improving proper Schottky barrier from not forming and enhancing the productivity of their elements by producing the reaction product of a crystal components and carbon, when an insulation film is dry-etched to expose the crystal face of the compound semiconductor.例文帳に追加

絶縁膜をドライエッチングして化合物半導体の結晶面を露出させるときに結晶成分と炭素の反応生成物が生じることにより、良好なショットキー障壁が形成されなくなることを改善し、これらの素子の生産性を高めることができる化合物半導体装置の製造方法を提供する。 - 特許庁

A solar cell 1 is a so-called dry solar cell, and it comprises a substrate 2, a first electrode 3 on the upper surface of the substrate 2, a film-like semiconductor 4 on the upper surface of the first electrode 3, and a second electrode 5 on the upper surface of the semiconductor 4, and a Schottky barrier on the boundary between the second semiconductor 5 and semiconductor 4.例文帳に追加

太陽電池１は、いわゆる乾式太陽電池と呼ばれるものであり、基板２と、基板２の上面に設置された第１の電極３と、第１の電極３の上面に設置された膜状の半導体４と、半導体４の上面に設置された第２の電極５とで構成され、第２の電極５と半導体４との界面にはショットキー障壁が形成されている。 - 特許庁

In a photoelectric converter, wherein a photoelectric conversion part, a switching element and by means of a pixel electrode and a wiring, a plurality of pixels are formed on a substrate and arrayed two-dimensionally, the photoelectric conversion part S is composed of a common electrode and a semiconductor layer, and the pixel electrodes 108 and 109 comprise a semiconductor layer and a layer forming a Schottky junction.例文帳に追加

基板上に光電変換部と、スイッチング素子と、画素電極と配線により複数個の画素を形成し、これを２次元に配列した光電変換装置において、前記光電変換部は共通電極と半導体層からなり、前記画素電極が前記半導体層とショットキー接合を形成する層を有することを特徴とする。 - 特許庁