「semiconductor array」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

The information recording medium 1 having an information recording part 10 wherein a plurality of phase diffraction gratings 20 are disposed with a two-dimensional pattern corresponding to the information to be recorded, is irradiated with linear laser beams emitted from a two-dimensional semiconductor laser array 71, then the diffracted light generated in the information recording part 10 is detected by a CCD array 76.例文帳に追加

記録する情報に応じた２次元パターンで複数の位相回折格子２０が配設された情報記録部１０を有する情報記録媒体１に対して、２次元半導体レーザアレイ７１から出射した直線状のレーザ光を照射し、情報記録部１０で生じた回折光をＣＣＤアレイ７６によって検出する。 - 特許庁

A semiconductor memory in the present invention comprises: a memory cell array 100 including multiple memory cells which are arranged in a form of matrix and are capable of accumulating an electric charge; row selection means for selecting a memory cell in a row direction of the memory cell array; and write control means for writing data by applying a write pulse to the memory cell selected by the row selection means.例文帳に追加

本発明の半導体メモリは、行列状に配列され、電荷を蓄積可能な複数のメモリセルを備えたメモリセルアレイ１００と、メモリセルアレイの行方向のメモリセルを選択する行選択手段と、行選択手段によって選択されたメモリセルに書込みパルスを印加することによってデータの書込みを行う書込み制御手段とを有する。 - 特許庁

This wiring substrate used for a semiconductor device with BGA(Ball Glid Array) connection as an outer terminal, whose all pads, to which solder balls are attached, have a concave part in their central parts and it enables to remount the solder balls with a high yield in an assembly process of the semiconductor.例文帳に追加

外部端子としてＢＧＡ（Ｂａｌｌ Ｇｌｉｄ Ａｒｒａｙ）接続を有する半導体装置に使用される配線基板であり、半田ボールが取り付けられる配線基板の全てのパッドが中央部に凹部を有し、半導体装置としての組立工程において、半田ボールの再取り付け作業を高歩留まりで行う。 - 特許庁

The support plate 5 has a side extended in the array direction of the first and second semiconductor element laminates 7, 8, and connects the plurality of external leads 20 to the outside of the side of the support plate 5 separated from the first and second semiconductor element laminates 7, 8 each.例文帳に追加

支持板(5)は、第１の半導体素子積層体(7)と第２の半導体素子積層体(8)との配列方向に延伸する側面を有し、第１の半導体素子積層体(7)及び第２の半導体素子積層体(8)から離間する支持板(5)の側面の外側に複数の外部リード(20)を各々接続する。 - 特許庁

This semiconductor device according to one embodiment includes: a plurality of test elements formed in an array pattern on a semiconductor substrate; an address signal generating part for generating an address signal in response to the respective test elements; and a digital-analog converter for converting the address signal into an analog signal for outputting.例文帳に追加

本発明の一態様は、半導体基板上にアレイ状に形成された複数のテスト素子と、各々の前記テスト素子に対応するアドレス信号を生成するアドレス信号生成部と、前記アドレス信号をアナログ信号に変換して出力するデジタルアナログコンバータとを備える半導体装置である。 - 特許庁

The cooling section consists of metallic films 60 which are deposited by evaporation onto the horizontal drive circuit section 90 and vertical drive circuit section 100 on the surface of the array substrate 20, a semiconductor element 70 which comes into contact with the metallic films 60 and for which a Peltier effect is utilized and a heat sink 80 which comes into contact with the semiconductor element 70.例文帳に追加

冷却部は、アレイ基板２０の表面の水平駆動回路部９０及び垂直駆動回路部１００に蒸着された金属膜６０と、金属膜６０に接触するペルティエ効果を利用した半導体素子７０と、半導体素子７０に接触する放熱体８０とからなる。 - 特許庁

In this method for manufacturing this thermoelectric converting device, a set of array bodies where only the p type thermoelectric semiconductor elements 1 and the n type thermoelectric semiconductor elements 2 are arrayed are preliminarily manufactured on the polymer sheets 7 and 8, and both of them are fit to each other, and those respective elements are bonded to the electrodes at predetermined positions so as to be integrated.例文帳に追加

製造にあたっては、予め高分子シート７及び８上に、それぞれ、ｐ型熱電半導体エレメント１及びｎ型熱電半導体エレメント２のみを配置した１組の配列体を予め作製しておき、両者を嵌め合せ、各エレメントを所定の位置で電極に接合して、一体化する。 - 特許庁

An array substrate provided with a plurality of pixels 26 each includes an SRAM 60 and an SRAM driving circuit constituted of a second thin film transistor 53 having a gate electrode, a semiconductor film and first and second electrodes connected to the semiconductor film and a third thin film transistor 54 is formed.例文帳に追加

ＳＲＡＭ６０と、ゲート電極、半導体膜、並びにこの半導体膜に接続された第１電極および第２電極を有した第２薄膜トランジスタ５３および第３薄膜トランジスタ５４で構成されたＳＲＡＭ駆動回路５０と、を含む複数の画素２６を備えたアレイ基板を形成する。 - 特許庁

This ID card is provided with a nearly oblong card formed of a plastic material, and a semiconductor element mounted in the card and having a memory cell array using a ferroelectric film as an information storage capacitor; and the ferroelectric film of the semiconductor element is so disposed as to be positioned only in a 30% region of the card from a longitudinal end thereof.例文帳に追加

プラスティック材料からなる略長方形状のカードと、カード内に搭載され、強誘電体膜を情報記憶キャパシタとして用いるメモリセルアレイを有する半導体素子とを備え、半導体素子の強誘電体膜をカードの長手方向の端から３０パーセントの領域のみに位置するように配置する。 - 特許庁

The photodiode array PDA1 includes: a p^--type semiconductor layer 33 formed on an n-type semiconductor layer 32; a resistor 24 that is provided for each light detection channel CH and has one edge connected to a signal conductor 23; and an n-type isolation section 40 formed among the plurality of light detection channels CH.例文帳に追加

フォトダイオードアレイＰＤＡ１は、ｎ型半導体層３２上に形成されたｐ^−型半導体層３３と、光検出チャンネルＣＨ毎に設けられると共に信号導線２３に一端部が接続される抵抗２４と、複数の光検出チャンネルＣＨの間に形成されるｎ型の分離部４０とを備える。 - 特許庁

The semiconductor device (700) is a plurality n of LED driving elements included in the LED driving circuit (current regulator (40)) which drives the LED array (100) (series number m×parallel number n) and controlling currents flowing through respective strings (S) (constant-current driving), and uses longitudinal semiconductor elements, for example, vertical MOSFETs.例文帳に追加

本半導体装置（７００）は、ＬＥＤアレイ（１００）（直列数ｍ×並列数ｎ）を駆動するＬＥＤ駆動回路（電流レギュレータ（４０））に含まれ、各ストリング（Ｓ）に流れる電流を制御（定電流駆動）する、複数（ｎ）のＬＥＤ駆動素子であり、縦型半導体素子、例えば縦型ＭＯＳＦＥＴを用いる。 - 特許庁

To provide a layout design method for a gate array semiconductor integrated circuit that can prevent the occurrence of noise and malfunctions due to current flow between plural circuit blocks in a well in which each power supply need be separated, and a semiconductor integrated circuit based on the layout design method.例文帳に追加

ゲートアレイ方式の半導体集積回路装置において、電源分離が必要な複数の回路ブロック間にウェルを伝って電流が流れてしまうことによるノイズや誤動作の発生を防止するためのレイアウト設計方法および当該レイアウト設計方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

A memory system includes: a nonvolatile semiconductor memory 1 having a plurality of memory cells for storing x bits(x is an integer of three or more) and provided with a memory cell array 11 in which bit allocation is performed to 2^x threshold distributions; and a controller 2 for controlling operation of the nonvolatile semiconductor memory 1 during writing.例文帳に追加

実施形態に係わるメモリシステムは、ｘ（ｘは３以上の整数）ビットを記憶する複数のメモリセルを有し、２^ｘ個の閾値分布にビット割り付けが行われるメモリセルアレイ１１を備える不揮発性半導体メモリ１と、書き込み時に不揮発性半導体メモリ１の動作を制御するコントローラ２とを備える。 - 特許庁

The component mounting substrate includes: a wiring board having an insulating board and a wiring pattern formed on the insulating board and including a land for mounting a semiconductor component; a semiconductor component having a semiconductor chip with a terminal pad and surface mounting terminals in a grid array which are electrically connected to the terminal pad, and mounted to the land of the wiring board through the surface mounting terminals; and resin tightly arranged between the wiring board and the semiconductor component.例文帳に追加

絶縁板と、該絶縁板上に設けられた、半導体部品を実装するためのランドを含む配線パターンとを備えた配線板と、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備え、該表面実装用端子を介して配線板のランド上に実装された半導体部品と、配線板と半導体部品との間に密着性をもって設けられた樹脂部とを具備する。 - 特許庁

To provide a nonvolatile semiconductor memory device having a virtual ground array structure such that writing to which B4-HE injection technology is applied can be performed by disabling writing to a non-selected memory cell adjacent to a selected cell.例文帳に追加

選択セル隣接する非選択のメモリセルに書き込みが行われないようにしてＢ４−ＨＥ注入技術を適用した書き込みができるようにしたヴァーチャル・グラウンド・アレイ構造の不揮発性記憶装置を提供する。 - 特許庁

An inexpensively-producible, area array semiconductor device substrate, which has a metallic, mutually-connecting material patterned on a surface of a flexible tape, is divided in non-patterned areas in respective quadrants.例文帳に追加

可撓性のテープの１つの表面上にパターンに作成された金属相互接続体を有する廉価に製造される領域アレイ半導体デバイス基板は、それぞれの象限のパターンに作成されていない領域に分裂される。 - 特許庁

In addition, in order to surely inject the tunnel current Im into the base electrode B of the transistor 11, an array of the transistor 11 and trigger element is formed by providing a low-resistance layer in a semiconductor substrate.例文帳に追加

また、確実に、トンネル電流Imを寄生バイポーラトランジスタ１１のベース電極Ｂに注入するため、半導体基板内に低抵抗層を設けること、寄生バイポーラトランジスタ１１とトリガ素子との配列を工夫することを提案する。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array including a plurality of memory cells to store N value data (N being an integer equal to or larger than 3); and a writing circuit configured to repeatedly execute a writing cycle on a plurality of memory cells until data writing is finished.例文帳に追加

Ｎ（Ｎは、３以上の整数）値のデータを記憶する複数のメモリセルからなるメモリセルアレイと、複数のメモリセルに対して書き込みサイクルをデータ書き込みが終了するまで繰り返し実行する書き込み回路とを備える。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory laminate in a memory array region and with a dummy laminate in a peripheral circuit region, wherein dummy holes 31a and 31b are formed in the dummy laminate, and insulating members are buried therein.例文帳に追加

不揮発性半導体記憶装置において、メモリアレイ領域にメモリ積層体を設け、周辺回路領域にダミー積層体を設け、ダミー積層体にダミーホール３１ａ，３１ｂを形成し、その内部に絶縁部材を埋め込む。 - 特許庁

To decrease resistance between mutual electrodes without degrading reverse breakdown voltage of each LED(light-emitting diode), in an LED array in which a plurality of regions of a second conductivity type is arranged on the main surface of a semiconductor wafer of a first conductivity type.例文帳に追加

第１導電型の半導体ウエハの主面に複数の第２導電型の領域を配列したＬＥＤ（発光ダイオード）アレイにおいて、各ＬＥＤの逆耐圧を低下させることなく、電極相互間の抵抗を小さくする。 - 特許庁

To provide an optical scanner capable of forming a high-quality image by correcting a time lag in printing in the main scanning direction in a semiconductor laser array where a plurality of light emitting sources are arranged orthogonal to the main scanning direction.例文帳に追加

本発明の課題は、複数の発光源が主走査方向に直交して配設される半導体レーザアレイにおける主走査方向の印字タイミングずれを補正して、高画質な画像を形成可能な光走査装置を提供する。 - 特許庁

To provide a field emission type electron source device that accurately performs positioning and bonding of a semiconductor substrate including a trimming electrode and an electron source array in the field emission type electron source device, and also to provide a manufacturing method for such a device.例文帳に追加

電界放出型電子源装置におけるトリミング電極と電子源アレイを含む半導体基板を高精度に位置決め接合することができる電界放出型電子源装置およびその製造方法を提供する - 特許庁

A plurality of laser beams 3 emitted from each laser element 2a of a semiconductor laser array 2 are partially reflected on a half mirror 5 positioned between the second lens 41 and the stop 42 of a focus optical system 4 and the remainder transmits the half mirror 5.例文帳に追加

半導体レーザアレイ２の各レーザ素子２ａから出射された複数のレーザビーム３は、結像光学系４の第２レンズ４１と絞り４２との間に配置されたハーフミラー５で一部が反射され、残りは透過する。 - 特許庁

To provide a nonvolatile semiconductor memory device including 3-dimensional cell arrays to reduce a chip size by allowing one unit block cell array laminated in a vertical direction to share one sense amplifier unit.例文帳に追加

非揮発性半導体メモリ装置に関し、半導体メモリ装置のセルアレイを3次元で具現し、垂直方向に積層された1つの単位ブロックセルアレイが1つのセンスアンプ部を共有するようにしてチップサイズを低減させることができるようにする。 - 特許庁

A memory cell array, which can be manufactured on an IC semiconductor memory chip, is composed of; memory cells arranged at 256 lines × 8 columns; one line address recorder circuit 44; and eight column writing/reading/deleting sensing circuits 46.例文帳に追加

ＩＣ半導体メモリーチップ上に製造可能なメモリーセルアレーは、２５６行×８列に配置されたメモリーセルと、１個の行アドレスレコーダ回路４４と、８個の列書き込み読み出し消去感知回路４６とで構成されている。 - 特許庁

The imaging array (500) of photodiodes (16, 18 and 504) is provided on a chip cut from a semiconductor wafer (27), which includes a guard diode (14) for reducing leakage current from cut edges (12), when the imager is being used.例文帳に追加

半導体ウェーハ（２７）から切断したチップ上にフォトダイオード（１６、１８、５０４）の撮像アレイ（５００）を設け、該アレイには、イメージャの使用中に切断縁（１２）からの漏洩電流を低減するためのガード・ダイオード（１４）を設ける。 - 特許庁

The semiconductor nonvolatile memory such as an EPROM includes: a memory array section 2; a plurality of memory areas 3A, 3B; a sequence circuit 5; write-in/read-out sections 4B, 7, 16, 17, 18; latch circuits 8A, 8B; and selection driving sections 9, 10, 11, 14, 15.例文帳に追加

EPROM等の半導体不揮発性メモリは、メモリアレイ部２と、複数のメモリ領域３Ａ，３Ｂと、シーケンス回路５と、書き込み読み出し部４Ｂ，７，１６，１７，１８と、ラッチ回路８Ａ，８Ｂと、選択駆動部９，１０，１１，１４，１５とを備えている。 - 特許庁

Moreover, a semiconductor device including a memory cell array can operate stably by making nodes included in first to m-th memory cells connected in series have the same parasitic capacitance value.例文帳に追加

また、メモリセルアレイを有する半導体装置において、直列に接続された第１乃至第ｍのメモリセルに含まれる各ノードに生じる寄生容量の値を同等の値とすることで、安定して動作可能な半導体装置とする。 - 特許庁

This memory is a semiconductor memory provided with a read- only data port, and also provided with an address decoder decoding an address signal and outputting a read-word signal corresponding to this signal, and a memory array having plural words selected by the read-word signal.例文帳に追加

読み出し専用のデータポートを備える半導体メモリであって、アドレス信号をデコードし、これに対応したリードワード信号を出力するアドレスデコーダと、リードワード信号により選択される複数のワードを有するメモリアレイとを備える。 - 特許庁

The semiconductor memory has a burst read-out function for outputting successively data stored in continuous memory regions of a memory cell array provided in synchronization with an input clock and is provided with a cycle count part 51 and a cycle control part 52.例文帳に追加

半導体メモリは、入力されるクロックに同期して備えられたメモリセルアレイの連続するメモリ領域に記憶されているデータを順次出力するバースト読み出し機能を有し、サイクルカウント部５１とサイクル制御部５２とを具備する。 - 特許庁

In the LED array 100, element isolation regions 106 and the high-resistance substrate 102 isolate blocks 108 from each other, including the light emitting parts 110, thus realizing isolation of the semiconductor layer 104 into the blocks 108.例文帳に追加

ＬＥＤアレイ１００では，素子分離領域１０６と高抵抗基板１０２とで発光部１１０を含むブロック１０８同士を相互に離隔することにより，半導体層１０４のブロック１０８への分離が実現されている。 - 特許庁

To provide a discharge circuit of nonvolatile semiconductor memory, which can shorten discharge time to prevent excess and latch up of withstand pressure by a constant current circuit which simultaneously discharges each terminal of a memory array with discharge operation after erase operation.例文帳に追加

消去動作後の放電動作で、メモリアレイの各端子を同時に放電する定電流回路により、放電時間を短縮し、耐圧のオーバーおよびラッチアップが防止できる不揮発性半導体メモリの放電回路を提供する。 - 特許庁

The semiconductor storage circuit 100 includes a memory cell array 110 that has plural multi-bit-type memory cells, multiplexers 120 including two multiplexers MUX0 and MUX1, and sense amplifiers 130 including two sense amplifiers SA0 and SA1.例文帳に追加

半導体記憶回路１００は、マルチビット型のメモリセルを複数備えたメモリセルアレイ１１０、ＭＵＸ０とＭＵＸ１の２つのマルチプレクサを含むマルチプレクサ１２０、ＳＡ０とＳＡ１の２つのセンスアンプを含むセンスアンプ１３０で構成される。 - 特許庁

To provide a manufacturing method for preventing the deformation of a pattern in an STI region patterning process concerning a nonvolatile semiconductor integrated circuit device with a configuration where a plurality of transistor cells having a common gate are arranged like an array.例文帳に追加

共通ゲートを有する複数のトランジスタセルをアレー状に配置する構成を持つ不揮発性半導体集積回路装置において、ＳＴＩ領域のパターニング工程でのパターンの変形を防ぐ製造方法を提供する。 - 特許庁

In a memory cell array MCA, a plurality of dielectric films comprising a discrete level for storing information as quantity of captured electric charges have a plurality of memory cells laminated between a semiconductor in which a channel is formed and a control electrode.例文帳に追加

メモリセルアレイＭＣＡは、情報を捕獲電荷量として記憶するための離散準位を内部に含む複数の誘電体膜が、チャネルが形成される半導体と制御電極との間に積層されたメモリセルを複数有している。 - 特許庁

To provide a semiconductor laser array light source for multibeam scanning which can be manufactured inexpensively with good assembling performance and can set a scanning line interval accurately on a plane being scanned without requiring an intricate scanning optical system.例文帳に追加

組立性が良く、安価に製造でき、複雑な走査光学系を用いることなく被走査面上での走査線間隔を正確に設定することができるマルチビーム走査用の半導体レーザアレイ光源を提供することを目的とする。 - 特許庁

By selectively depositing in the region of a gate electrode that is respectively provided in a set of a semiconductor, an insulator and a conductor and a set of source/drain electrodes and formed in the post-process, an array of a thin film transistor is formed.例文帳に追加

そして、半導体、絶縁体及び導電体、ソース及びドレイン電極の組にそれぞれ設けられ後の工程で形成されるゲート電極の領域に選択的に蒸着することによって、薄膜トランジスタのアレイを形成する。 - 特許庁

The nonvolatile semiconductor memory device includes a unit cell array MAT having a first metal 27, a second metal 36 crossing the first metal 27, and a memory cell MC connected at an intersection of the first metal 27 and second metal 36 between them.例文帳に追加

不揮発性半導体記憶装置は、第１メタル２７、第１メタル２７と交差する第２メタル３６、第１メタル２７及び第２メタル３６の交差部でそれらの間に接続されたメモリセルＭＣを有する単位セルアレイＭＡＴを備える。 - 特許庁

The nonvolatile semiconductor storage device comprises a first MOS transistor included in a memory cell array part and a second MOS transistor included in a constant-voltage logic circuit unit situated next to the first MOS transistor on an SOI substrate 1.例文帳に追加

不揮発性半導体記憶装置は、ＳＯＩ基板１上に、メモリセルアレイ部に属する第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタに隣接し、定電圧ロジック回路部に属する第２のＭＯＳトランジスタとを備える。 - 特許庁

To provide a semiconductor device that can properly prevent short-circuiting between pad contact holes and its manufacturing method, and also a DRAM cell array region that can properly prevent short-circuiting between pad contact holes and its manufacturing method.例文帳に追加

本発明は、パッドコンタクトホール間のショートを防止するのに適合な半導体装置及びその製造方法の提供並びに、パッドコンタクトホール間のショートを防止するのに適合なＤＲＡＭセルアレイ領域及びその製造方法を提供する。 - 特許庁

A luminaire 100 comprises a semiconductor laser array 10, an optical wavelength conversion element 20, a reflection mirror 30, an infrared beam splitter 35, a hologram element 45, an infrared ray sensor 40, a visible light sensor 70 and a control unit 90.例文帳に追加

照明装置１００は、半導体レーザアレイ１０と、光波長変換素子２０と、反射ミラー３０と、赤外ビームスプリッタ３５と、ホログラム素子４５と、赤外光センサ４０と、可視光センサ７０と、制御ユニット９０を備えている。 - 特許庁

According to this method, electron beam data conversion can be performed in one process, which reduces the required time and system resources to about a half, and the method is particularly effective in verifying cell array region or the like of a semiconductor memory element.例文帳に追加

この方法によれば、電子ビームデータの変換過程が一回で済み、所要時間及び必要とされるシステムの資源を半分程度に低減でき、特に半導体メモリ素子のセルアレイ領域などを検証するのに有効である。 - 特許庁

To provide a probe card capable of coping with a semiconductor device of the latest packaging system such as a chip-size package or a ball grid array, and manufacturing method thereof.例文帳に追加

半導体集積回路素子の電気的試験を行う際に半導体集積回路素子の被接触部との接触を行うためのプローブカードで、バンプの独立懸架、平面配列、一括形成、およびバーンイン試験への対応を実現すること。 - 特許庁

The semiconductor integrated circuit includes a plurality of input/output terminals for transmitting input/output data and a plurality of memory cell array areas to which bits of different in number among the input/output data are assigned, and addresses different from one another are assigned.例文帳に追加

入出力データを伝達する複数の入出力端子と、入出力データのうち互いに異なる番号のビットが割り当てられ、互いに異なるアドレスが割り当てられた複数のメモリセルアレイ領域とを備えている。 - 特許庁

To provide a semiconductor memory device which enables to construct a hierarchical input/output line structure regardless of the number of sub-arrays, to reduce a chip size, and to retain the continuity among a memory cell array, a bit line sense amplifier, and a column decoder.例文帳に追加

サブアレイの数に関係なく階層型入出力ライン構造を構成でき、チップサイズを小さくすることができ、しかもメモリセルアレイ、ビットラインセンス増幅器およびカラムデコーダの連続性を保持できる半導体メモリ装置を提供する。 - 特許庁