| 例文 |
semiconductor arrayの部分一致の例文一覧と使い方
該当件数 : 1659件
A semiconductor storage device comprises a memory cell array 23, a Y decoder circuit 21, an X decoder circuit 22, a sense amplifier circuit 24, a Y gate circuit 25, a high voltage generation circuit 2, a high voltage regulating circuit 30, and a voltage adjustment circuit 30A.例文帳に追加
メモリセルアレイ23、Yデコーダー回路21、Xデコーダー回路22、センスアンプ回路24、Yゲート回路25、高電圧発生回路2、高電圧レギュレート回路30、電圧調整回路30Aなどで構成される。 - 特許庁
The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).例文帳に追加
メモリセルアレイ(MCA)、第1バッファ(RXK)、第2バッファ(RXC)、第1回路(101,102,103)、第2回路(104)、第1DLL回路(RXDLL)、及び第2DLL回路(TXDLL)を設ける。 - 特許庁
A design apparatus for a semiconductor device includes an extraction-direction operation part 9 that operates an extraction direction of wirings connected to connecting pins on the basis of pin-assignment information of the connecting pins arranged in an array form.例文帳に追加
半導体装置の設計装置は、アレイ状に配置される接続ピンのピン割当て情報に基づいて、接続ピンに接続される配線の引出し方向を演算する引出し方向演算部9を備える。 - 特許庁
To provide a semiconductor storage device wherein, with a matrix array comprising a memory cell of less elements, the destruction or disturbance of data is eliminated at reading or erasing/writing of the data of memory cell.例文帳に追加
メモリセルのデータの読み出しまたは消去・書き込みにおけるデータの破壊およびディスターブを皆無とし、かつ少ない素子からなるメモリセルでマトリクスアレイを構成した半導体記憶装置を提供することを目的とする。 - 特許庁
The semiconductor memory device is provided with a word line driver addressing neighboring word lines discontinuously when a memory array including many word lines arranged in a series of order and many word lines are addressed.例文帳に追加
この半導体メモリ装置は、一連の順序で配置される多数のワードラインを含むメモリアレイ及び多数のワードラインをアドレッシングする際に、互いに隣合うワードラインを非連続的にアドレッシングするワードラインドライバーを備える。 - 特許庁
The wiring pattern formation surface of the transparent substrate 210 is mounted in contact with a substrate surface of a printed substrate 215 with a drive circuit for driving the light sources of the surface light-emitting semiconductor laser array chip 211, for circuit connection.例文帳に追加
透明基板210の配線パターン形成面を、面発光型半導体レーザアレイチップ211の各発光源を駆動する駆動回路が形成されるプリント基板215の基板面に当接して装着し、回路接続がなされる。 - 特許庁
The semiconductor memory device includes: word lines WL; a memory cell array 10 constituted of a plurality of memory cells MC; global bit lines GBL; a global sense amplifier 11; local bit lines LBL; and a local sense amplifier 12.例文帳に追加
本発明の半導体記憶装置は、ワード線WLと、複数のメモリセルMCからなるメモリセルアレイ10と、グローバルビット線GBLと、グローバルセンスアンプ11と、ローカルビット線LBLと、ローカルセンスアンプ12を備えている。 - 特許庁
The memory cell array of the semiconductor device includes local bit lines LBL1-LBL4 and global bit lines GBL1-GBL4, switches S1, S2, sense amplifiers SA1, SA2 on both sides, and switches S3, S4.例文帳に追加
本発明の半導体装置のメモリセルアレイにおいて、ローカルビット線LBL1〜LBL4及びグローバルビット線GBL1〜GBL4と、スイッチS1、S2と、両側のセンスアンプSA1、SA2と、スイッチS3、S4を備えている。 - 特許庁
To stabilize and compact the circuit operation of a semiconductor memory device, in which memory elements are arranged in the shape of an array such as a memory or the like and a multitude of transistors are arranged regularly around the memory elements.例文帳に追加
本発明の目的は、メモリ等の様にアレイ状に記憶素子が配置され、その周囲にトランジスタが規則的に多数配置された半導体記憶装置の回路動作の安定化およびコンパクト化を図ることである。 - 特許庁
Semiconductor chips 20a to 20c are stacked vertically above a rewiring portion 17 so that sidewall electrodes 26a to 26c are arranged in an array, and a seed metal layer 41 is formed over the entire surface of the wafer 10.例文帳に追加
再配線部17の垂直上方に、側壁電極26aないし26cが一列に並ぶように、半導体チップ20aないし20cを積層し、ウェハ10の全面に、シード金属層41を形成する。 - 特許庁
A memory array MA of the nonvolatile semiconductor memory 2 comprises: a data storage area storing data; a program storage area storing a program; and a table block storing an address conversion table of the program storage area.例文帳に追加
不揮発性半導体メモリ2のメモリアレイMAは、データが格納されるデータ格納領域、プログラムが格納されるプログラム格納領域、およびプログラム格納領域のアドレス変換テーブルが格納されるテーブルブロックからなる。 - 特許庁
A semiconductor laser array 801 is provided with first, second, third and fourth active layers 811, 812, 813 and 814 and emits first, second, third and fourth output light beams 821, 822, 823 and 824.例文帳に追加
半導体レーザアレイ801は第1、第2、第3および第4の活性層811、812、813、814を有しており、第1、第2、第3および第4の出力光821、822、823、824を出射する。 - 特許庁
The thin-film transistor array substrate includes a thin-film transistor 216 that is manufactured through photo mask steps of four times or smaller, and an accumulation capacity part 217 wherein an active semiconductor layer not contributing to the formation of a channel is silicided.例文帳に追加
4回以下のフォトマスク工程数で作製される薄膜トランジスタ部216と、蓄積容量部217とを有する薄膜トランジスタアレイ基板において、チャンネルの形成に寄与しない活性半導体層をシリサイド化する。 - 特許庁
The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加
半導体記憶装置は、メモリセルMCが配置されたメモリセルアレイと、選択メモリセルMCに所定の電位差がかかるよう、ビット線4及びワード線3に電圧を印加する制御回路104とを備える。 - 特許庁
To provide an optical recorder in which shifts of focusing positions of a plurality of laser beams emitted from a semiconductor laser array on a photosensitive material are corrected by setting a correction value for each element.例文帳に追加
半導体レーザアレイから出射される該複数本のレーザ光の感光材料上での焦点位置ずれを、各々の素子ごとに補正値を設定して補正することを可能とした光記録装置を提供する。 - 特許庁
The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加
磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路9とを具備する半導体記憶装置を用いる。 - 特許庁
To provide a designing method for a semiconductor integrated circuit which can generate a logic circuit diagram excluding an unnecessary logic gate by an unused bit array and improve the fault detection rate in a verification stage.例文帳に追加
使用しないビット列による無駄な論理ゲートを省いた論理回路図を生成し、検証段階における故障検出率を向上させることができる半導体集積回路の設計方法を提供する。 - 特許庁
To provide a semiconductor memory which can be secured with wide power source margin by reducing the number of digit system peripheral array elements and adjusting automatically a pre-charge voltage value so as to correspond to a wide voltage band.例文帳に追加
デジット系周辺アレイ素子の数を削減し、かつ、広い電圧域に対応するようにプリチャージ電圧値を自動的に調整することにより広い電源マージンを確保できる半導体記憶装置を提供する。 - 特許庁
To provide a method to perfectly eliminate an organic coating film by oxidation at a comparatively low temperature without damaging device characteristic when manufacturing a TFT array and a semiconductor device, and excludes contaminating factor to a device.例文帳に追加
本発明では、TFTアレイや半導体装置製造におけるデバイス特性を損なうことなく、比較的低温で有機被膜を完全に酸化除去し、デバイスへのコンタミ要因を除去する方法を提供する。 - 特許庁
The nonvolatile semiconductor memory system includes a memory chip 21 including a memory cell array formed by arraying electrically rewritable nonvolatile memory cells, and a memory controller 22 for controlling each operation in the nonvolatile memory.例文帳に追加
この不揮発性半導体記憶システムは、電気的に書き換え可能な不揮発性メモリセルを配列してなるメモリセルアレイを備えたメモリチップ21と、不揮発性メモリでの各動作の制御を行うメモリコントローラ22とを備えている。 - 特許庁
To provide a high function and high density optical head improving the efficiency of conversion from a laser beam emitted from a semiconductor laser and arrived at a tip of a prism type array to the light emitted from the tip.例文帳に追加
本発明は、半導体レーザから射出されるレーザ光がプリズム形アレイの突端に到達して突端から発する光への変換効率を向上させる高機能・高密度光学ヘッドを提供する。 - 特許庁
To provide a semiconductor memory that optimum burn-in operation is performed to realize shortening of a process burn-in time and a selection test time by providing plural test modes improving access duty for a memory array system.例文帳に追加
メモリアレイ系へのアクセスデューティを上げるテストモードを複数搭載することで、最適なバーンインオペレーションを行い、工程バーンイン時間の短縮、選別試験時間の短縮を実現できる半導体記憶装置を提供する。 - 特許庁
A first N well 11 is formed on the surface area of a cell array area substrate and a second N well 12 is formed on the third surface area of a peripheral circuit area substrate on a P type semiconductor substrate 10.例文帳に追加
P形半導体基板10上に、第1Nウェル11がセルアレー領域の基板の表面部分に形成され、第Nウェル12が周辺回路領域の基板の第3表面部分に形成される。 - 特許庁
The storage container 1 comprises a synthetic resin container body 2 for storing semiconductor wafers in an array and a synthetic resin lid 4 for sealably covering an opening of the container body 2 via a gasket 3.例文帳に追加
収納容器1を、半導体ウェーハを整列収納する合成樹脂製の容器本体2と、容器本体2の開口部をガスケット3を介しシール可能に被覆する合成樹脂製の蓋体4とから構成する。 - 特許庁
To reduce influence of data loss due to latch up, and operations of parasitic bipolar components and snap back operations of MOSFETs being the phenomenon similar to them in a semiconductor integrated circuit device having a SRAM cell array.例文帳に追加
SRAMセルアレイを有する半導体集積回路装置において、ラッチアップや、寄生バイポーラ素子の動作又はこれらと同様な現象であるMOSFETのスナップバック動作によるデータ消失の影響を低減する。 - 特許庁
To provide a thin-film transistor array in which alignment is easy and a sealing layer of a high yield is included in formation of the sealing layer on a semiconductor layer, and to provide its manufacturing method and an active matrix display.例文帳に追加
半導体層上の封止層形成において、アライメントが容易かつ歩留まりの高い封止層を有する薄膜トランジスタアレイおよびその製造方法、ならびにアクティブマトリスクディスプレイを提供することにある。 - 特許庁
The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加
不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルMCを備えたNANDセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁
To provide a semiconductor integrated circuit device including a non-volatile memory with a well structure in consideration of the element alignment of memory cell array blocks and a driving voltage supply block, and to provide an electronic apparatus including the device.例文帳に追加
メモリセルアレイブロックと駆動電圧供給ブロックとでの素子配列を考慮したウェル構造を有する不揮発性メモリを有する半導体集積回路装置及びこれを含む電子機器を提供すること。 - 特許庁
To solve the problem of the presence of a pattern where a short-circuit failure is not detected during main bit line leakage inspection to screen an initial short-cirucit failure in a semiconductor storage device constituted of a memory array where main bit lines intersect each other.例文帳に追加
主ビット線を交差させたメモリアレイ構成をとる半導体記憶装置において、初期短絡故障をスクリーニングするための主ビット線リーク検査で、短絡故障を検出できないパターンが存在する。 - 特許庁
To reduce a layout area of a memory cell array without causing an increase in leakage current of a transistor, an increase in a value of resistance of an impurity diffusion region, or the like in a semiconductor integrated circuit incorporating a mask ROM.例文帳に追加
マスクROMを内蔵した半導体集積回路において、トランジスタのリーク電流の増加や不純物拡散領域の抵抗値の増加等を招くことなく、メモリセルアレイのレイアウト面積を削減する。 - 特許庁
The second semiconductor region in a top view has such a shape as composed of a plurality of first regions spaced in an array and a second region connecting ends of the plurality of first regions to one another.例文帳に追加
上面視方向の第2半導体領域は、間隔を空けて列をなした複数の第1領域と、複数の第1領域の各終端を相互に接続する第2領域とから構成された形状である。 - 特許庁
To provide a surface-emitting semiconductor laser, where the polarization of laser beam is controlled to be in the constant direction with a relatively simple configuration, for a low threshold current and high output, and to provide a laser array where no variation in polarization characteristics exists among laser elements provided on a single substrate.例文帳に追加
比較的簡単な構成でレーザ光の偏光を一定方向に制御することができ、低しきい値電流、高出力を得ることができる面発光型半導体レーザを提供する。 - 特許庁
On a P-type semiconductor substrate 10, a first N-well 11 is formed on a surface portion of the substrate in a cell array area, and a second N-well 12 is formed on a third surface portion of the substrate in a peripheral circuit area.例文帳に追加
P形半導体基板10上に、第1Nウェル11がセルアレー領域の基板の表面部分に形成され、第Nウェル12が周辺回路領域の基板の第3表面部分に形成される。 - 特許庁
This semiconductor memory device is provided with a memory cell array constituted by arranging a plurality of memory cells 1, each of which includes an anti-fuse element 11 on which data can be written by destroying a gate insulation film by high voltage.例文帳に追加
この半導体記憶装置は、ゲート絶縁膜を高電圧で破壊することによりデータ書き込みが可能なアンチヒューズ素子11を含むメモリセル1を複数個配置して構成されるメモリセルアレイを備えている。 - 特許庁
To provide an organic FET array capable of providing good transmission characteristics which is practically sufficient by suitably coupling an organic semiconductor layer common in p-channel and n-channel with source and a drain electrode material.例文帳に追加
pチャネルとnチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機FETアレイを提供する。 - 特許庁
In the semiconductor device 1, memory array circuits 10 and 4010 respectively include a plurality of first memory cells for storing a plurality of pieces of data, and a plurality of second memory cells for respectively storing addresses of the first memory cells.例文帳に追加
半導体装置1において、メモリアレイ回路10および4010は、複数個のデータを記憶する複数個の第1メモリセルと、第1メモリセルのアドレスをそれぞれ記憶する複数個の第2メモリセルとをそれぞれ含む。 - 特許庁
To obtain a mechanism for adjusting a drive waveform based on the aging and temperature change of a laser by a laser driver for generating the drive waveform for driving a vertical resonator semiconductor laser (VCSEL) and its array.例文帳に追加
垂直共振器半導体レーザー(VCSEL)やVCSELのアレイを駆動する駆動波形を生成するレーザー・ドライバでレーザーの経時変化及び温度変化に基づいて駆動波形を調整するメカニズムを得る。 - 特許庁
To provide a socket which is obtainable of high connecting reliability of a terminal group for a land grid array type package with electrodes on a board and is compatible with trend of thinner, smaller and higher-density semiconductor package.例文帳に追加
ランドグリッドアレイ型パッケージの端子電極群と基板上の電極との高い接続信頼性を得ることができ、しかも、半導体パッケージの薄型化、小型化、高密度化にも対応可能なソケットを提供すること。 - 特許庁
To provide a data writing method that enables the write of the data pattern for function evaluation at high speed and shorten the evaluation time in a non-volatile semiconductor memory device having a cross point memory cell array.例文帳に追加
クロスポイント型のメモリセルアレイを有する不揮発性半導体記憶装置において、機能評価用のデータパターンの書き込みを高速化して評価時間の短縮化を可能とするデータ書き込み方法を提供する。 - 特許庁
To provide a semiconductor device and a data storage apparatus in which data can be transferred at high speed and with small current consumption when a large amount of data on a cell array is basically read or written serially.例文帳に追加
セルアレイ上の大量のデータを基本的に、シリアルに読み出し、若しくは書き込みを行うときに、高速かつ、少ない消費電流でデータの転送を行える半導体装置およびデータ記憶装置を提供する。 - 特許庁
To provide a method of manufacturing a semiconductor device having a capacitor with a plate-like support for ensuring a large capacity of capacitor and preventing collapse of two or more cylindrical lower electrodes, which constitute a capacitor array.例文帳に追加
キャパシタアレイを構成する複数の筒型の下部電極の倒壊を防止し、大きなキャパシタ容量を確保できる板状支持体を備えたキャパシタを有する半導体装置の製造方法を提供する。 - 特許庁
When requested access is for data read to the memory array 100, the semiconductor storage device 10 sets the maximum count value in the carry-up part 111 of the address counter 110 to 256 bits.例文帳に追加
一方、半導体記憶装置10は、要求されるアクセスが、メモリアレイ100に対するデータの読み出しである場合には、アドレスカウンタ110のキャリーアップ部111における最大カウント値を256ビットに設定する。 - 特許庁
A semiconductor element array includes a plurality of access transistors having an active region 1 as a pair of source and drain regions and a gate electrode 2 formed on the active region 1 as a word line.例文帳に追加
半導体素子アレイは、一対のソース領域及びドレイン領域となる活性領域1と、活性領域1上に形成され且つワードラインとなるゲート電極2とから構成される複数のアクセストランジスタを有している。 - 特許庁
To obtain a laser scanning optical apparatus in which a multiple exposure is performed by combining a plurality of semiconductor laser array light emitting sources having a plurality of light emitting sources and a light quantity is precisely controlled with a simple configuration.例文帳に追加
複数の発光源を有する複数の半導体レーザアレイ光源を組み合わせて多重露光する場合に光量制御を簡単な構成でかつ高精度に行うことのできるレーザ走査光学装置を得る。 - 特許庁
To oscillate a semiconductor laser array for use in an optical transmitter for light wavelength multiplexing communication, where laser beams of a plurality of wavelengths are transmitted on an optical fiber, at a stable wavelength, using a simple cooling method.例文帳に追加
複数の波長のレーザ光を光ファイバに伝送させる光波長多重通信用の光送信器に使用する半導体レーザアレイを、簡単な冷却方法で安定した波長で発振させる事を目的としている。 - 特許庁
To restrain short channel effect in a microfabricated device by reducing a "shadow" region during pocket injection with an inclination in a production process of a nonvolatile semiconductor memory device of a virtual grounding array configuration.例文帳に追加
仮想接地型アレイ構成の不揮発性半導体記憶装置の製造方法において、ポケット注入を傾斜を持たせて行う際における「影」領域を小さくし、微細化デバイスにおける短チャンネル効果を抑制する。 - 特許庁
To provide a semiconductor optical integrated element such as a laser array element with modulators integrated therein, having configuration in which high-frequency signals to respective integrated modulating elements are kept uniform by enabling intervals and lengths of input interconnects to high-frequency electrodes on a chip (semiconductor optical integrated element) to be uniform while preventing reflection on a light emission end face of the semiconductor optical integrated element.例文帳に追加
変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ(半導体光集積素子)上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことができる構成の半導体光集積素子を提供する。 - 特許庁
The array substrate for the lateral type liquid crystal display device is manufactured through four-mask steps: in a structure wherein a semiconductor layer is exposed at both sides of a data line, a first blocking pattern which blocks light is formed under the semiconductor layer, and second blocking pattern which blocks influence of the semiconductor layer is formed over the data line, while being brought into contact with the data line.例文帳に追加
横電界方式の液晶表示装置用アレイ基板は、4マスク工程によって製作されデータ配線の両側に半導体層が露出する構造において、半導体層の下部に光を遮断する第1遮断パターンを構成して、データ配線の上部に、これと接触しながら半導体層による影響を遮断する第2遮断パターンを構成する。 - 特許庁
To provide a method of manufacturing an array substrate for a liquid crystal display device that can form a small molecule organic semiconductor material having characteristics of being very weak against water in a fine pattern adjustable to several μm without using a shadow mask, and uses the small molecule organic semiconductor material without damaging the small molecule organic semiconductor layer in the fine pattern.例文帳に追加
本発明は、水分に非常に弱い特性を有する低分子有機半導体物質をシャドーマスクを利用しないで数μmまで調節可能な微細パターンで形成することができ、微細パターンされた低分子有機半導体層の損傷なしに低分子有機半導体物質を利用した液晶表示装置用アレイ基板の製造方法を提供する。 - 特許庁
An optical fiber array is formed by arranging respective optical fibers in a line and at a constant pitch at the emitting end of light by using a plurality of laser modules which guide a laser beam emitted from the semiconductor laser having a blue wavelength to the optical fibers, and the laser beams emitted from the optical fiber array are used as multibeam in an optical recorder.例文帳に追加
本発明では青色波長をもつ半導体レーザから出射するレーザ光を、光ファイバに導くレーザモジュールを複数用い、それぞれの光ファイバを光の出射端で一列に、等間隔で配列することで光ファイバアレイを形成し、光ファイバアレイから出力するレーザ光を光記録装置のマルチビームとして用いる。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|