「semiconductor array」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

To provide a semiconductor device the manufacturing processes of which can be simplified with thin film transistors of high performance and high reliability, and which has sources and drains of a low resistance; and to provide a manufacturing method thereof, a thin film transistor array substrate, and a liquid crystal display apparatus.例文帳に追加

製造工程を簡略化することができ、低抵抗のソース、ドレインを具備した高性能かつ高信頼性の薄膜トランジスタを有する半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供する。 - 特許庁

Bonding pads of the semiconductor substrate correspond to IC chips having center pads, the bonding pads are widened almost at right angles to the array of the bonding pads and in the direction reverse to adjacent bonding pad, and wiring is carried out with a wide pattern width at the widened parts.例文帳に追加

センターパッドを持つＩＣチップに対応した半導体パッケージ基板のボンディングパットで、ボンディングパットをボンディングパットの列に対し、ほぼ直角方向に、且つ隣り合うボンディングパット反対方向に広げ、広がった部分のパターン幅を広く配線する。 - 特許庁

The light emitting diode array comprises a semiconductor substrate 2, a plurality of light emitting units 1 separately aligned and formed on the substrate 2, and a light shielding layer 11 formed on the substrate 2 so as to almost entirely bury gaps between the units 7.例文帳に追加

半導体基板２と、半導体基板２上に、各々が離れて整列して形成された複数の発光部７と、各発光部７同士の隙間を殆んど全て埋める様に、半導体基板２上に形成された遮光層１１とを備える。 - 特許庁

To provide a sense amplifier circuit for a memory cell array arranged in a matrix, capable of accurately reading a data value stored in each memory cell even when noise is applied, and to provide a semiconductor memory device including the sense amplifier.例文帳に追加

ノイズが印加されたとしても各メモリセルに記憶されているデータ値を的確に読み出して出力することができるマトリクス状に配列されたメモリセルアレイに対するセンスアンプ回路及びそれを有する半導体記憶装置を提供すること。 - 特許庁

The semiconductor integrated circuit evaluating method includes selecting a transistor to be evaluated in an evaluation cell array which has a threshold voltage Vth deviating from distribution of 5σ (σ: standard deviation) with respect to the normal distribution curve of threshold voltages Vth.例文帳に追加

本発明の半導体集積回路評価方法においては、評価セルアレイ中の被評価トランジスタの閾値Ｖｔｈの電圧が、閾値Ｖｔｈ電圧の正規分布曲線に対して、５σ（σは標準偏差）以内の分布から外れたものを選別する。 - 特許庁

A semiconductor memory device includes word lines WLj and bit lines BLi which are formed to cross each other, and a memory cell array including memory cells MC disposed at crossing sections of these lines and configured by connecting diodes DI and variable resistors VR in series.例文帳に追加

互いに交差するように形成されたワード線ＷＬｊ及びビット線ＢＬｉと、これら配線の各交差部に配置され、ダイオードＤＩと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを含むメモリセルアレイとを備える。 - 特許庁

A semiconductor laser array element 1 outputs a plurality of kinds of optical signals having different wavelength bands and transmits them through a POF 10 not via a synthesizer and they are branched by a branching device 11 and received by a plurality of receivers 12a, 12b.例文帳に追加

半導体レーザアレイ素子１から波長の異なる複数種類の光信号が出力され、合波器を介することなくＰＯＦ１０により伝送し、分波器１１により分波して複数個の受信器１２ａ及び１２ｂで受信する。 - 特許庁

To provide a method of manufacturing a semiconductor device, such as a DRAM, capable of suppressing an excessive diffusion of a dopant in a source-drain diffusion layer in a peripheral circuit region, while heat treatment condition is adopted that is appropriate for the source/drain diffusion layer in a memory array region.例文帳に追加

メモリアレイ領域のソース・ドレイン拡散層に適した熱処理条件を採用しつつも、周辺回路領域のソース・ドレイン拡散層での不純物の過度の拡散を抑制できるＤＲＡＭ等の半導体装置の製造方法を提供する。 - 特許庁

The semiconductor substrate 24 of a micro power circuit IC and a thin-film inductor 31 are stuck in piles, or integrally formed on a laminated ceramic array 21 that functions as a substrate with an input and output smoothing capacitor formed therein, and are electrically connected.例文帳に追加

入、出力平滑コンデンサを作り込んだ積層セラミックスアレイ２１を基板として、その上にマイクロ電源回路ＩＣの半導体基板２４と薄膜インダクタ３１とを重ねて貼り付け、または、一体型に形成して電気的に接続する。 - 特許庁

A non-contact optical writing apparatus moves (oscillates) an imaging lens 8 back and forth in a parallel direction (direction Y) to a line direction (direction Y) of each of light emitting points 7a-1 to 7a-m of a semiconductor laser array 7 along with linear movement in the direction Y of a second block 6.例文帳に追加

結像レンズ８を、第２のブロック６のＹ方向への直線移動と共に半導体レーザアレイ７の各発光点７ａ−１〜７ａ−ｍのライン方向（Ｙ方向）に対して平行方向（Ｙ方向）に往復移動（振動）する。 - 特許庁

A semiconductor memory 1 is provided with a NAND gate 2 for a DRAM, a clock generating circuit 3, an address buffer 4 a row decoder 5, a column decoder 6, an input buffer 10, an output buffer 11, and a memory cell array 8 for a SRAM.例文帳に追加

半導体メモリ１は、ＤＲＡＭ用のＮＡＮＤゲート２、クロック発生回路３、アドレスバッファ４、行デコーダ５、列デコーダ６、入力バッファ１０および出力バッファ１１と、ＳＲＡＭ用のメモリセルアレイ８および入出力制御回路９とを備える。 - 特許庁

The semiconductor random access memory having a complex shape is provided with a ROM device storing an all latent row data pattern to be input to a memory cell array during test procedure, a variable step address generator, a comparing device, and a control device.例文帳に追加

複雑な形状を持つ半導体ランダムアクセス・メモリが、試験手順の間に記憶セル・アレイに入力すべき悉くの潜在的な行データ・パターンを記憶するＲＯＭ装置、可変ステップ・アドレス発生器、比較装置及び制御装置を備えている。 - 特許庁

To provide a probe assembly not generating large displacement of an inspection object in the lateral direction, and not damaging a device domain, in electric inspection of the inspection object such as a semiconductor wafer having an asymmetric array pattern.例文帳に追加

非対称配列パターンを有する半導体ウエハのような被検査体の電気的検査において、該被検査体に横方向への大きな変位を生じさせることなく、しかもデバイス領域に損傷を与えることのないプローブ組立体を提供する。 - 特許庁

In the semiconductor memory device which reserves the repair information while avoiding the memory cell of a defective bit and the driving method thereof, the semiconductor memory device comprises a memory array where a partial area is assigned to a repair information area and a data input/output part driven so as to read an information packet to be cooperated by a cooperated bit address of an information packet to be read.例文帳に追加

欠陥ビットのメモリセルを避けてリペアー情報を保存する半導体メモリ装置及びその駆動方法であって、この半導体メモリ装置は、一部領域がリペアー情報領域に割り当てられるメモリアレイと、読み出される情報パケットの連携ビットアドレスによって、連携される情報パケットを読み出すように駆動されるデータ入出力部とを含む。 - 特許庁

In the semiconductor laser device 1, the alignment of a condenser lens 15 is so performed as to keep constant the space between a flat surface 20c of the condenser lens 15 and an outgoing surface 20a of a semiconductor laser array 11, and thereafter, ends 20d of rigid-body spacers 18 inserted into through holes 23 are contacted with the flat surface 20c of the condenser lens 15.例文帳に追加

半導体レーザ装置１において、集光レンズ１５の平坦面２０ｃと半導体レーザアレイ１１の出射面２０ａとの間隔が一定となるように集光レンズ１５が位置合わせされた後、貫通孔２３に挿入された剛体スペーサ１８の一端２０ｄを集光レンズ１５の平坦面２０ｃに接触させる。 - 特許庁

The ball grid array package is provided with the semiconductor chip 210 in which many chip pads are formed, the substrate 200 having ball lands 204, the hour glass type conductive balls 214 which are electrically connected with the chip pads safely attached to the ball lands, and interval maintaining members 230 for maintaining an interval between the semiconductor chip and the substrate to be constant.例文帳に追加

多数のチップパッドが形成された半導体チップ２１０と、ボールランド２０４を有する基板２００と、前記チップパッドと電気的に連結され前記ボールランドに安着される砂時計（ｈｏｕｒｇｌａｓｓ）形状の導電性ボール２１４と、前記半導体チップと前記基板との間の間隔を一定に維持させる間隔維持部材２３０とを備えている。 - 特許庁

The vacuum suction of the face of each semiconductor strip 630 forming an edge of the wafer 400 or being adjacent to the edge is carried out by the source of vacuum 500, and the wafer 400 and the source of the vacuum 500 are displaced, and the elongated semiconductor strips 630 are separated from the wafer 400, and assembled into the form of an array while being held by the source of the vacuum 500.例文帳に追加

ウェハ４００の縁部を形成するか、またはその縁部に隣接する各半導体ストリップ６３０の面を真空源５００により真空吸着し、ウェハ４００および真空源５００を移動させ、細長い半導体ストリップ６３０をウェハ４００から切り離し、真空源５００に保持しながらアレイ状に組み立てる。 - 特許庁

In an active matrix substrate 201, a plurality of pairs of TFTs 104 and pixel electrodes 9 are arranged like an array, where each TFT 104 includes a gate electrode 2 and a gate insulating film 3 which are formed on a substrate 1, a channel layer comprising a crystalline semiconductor film 41 and/or an amorphous semiconductor film 42, a source electrode 5s, and a drain electrode 5d.例文帳に追加

アクティブマトリックス基板２０１は、基板１上に形成されたゲート電極２及びゲート絶縁膜３と、結晶性半導体膜４１及び／又は非晶質半導体膜４２からなるチャネル層と、ソース電極５ｓ及びドレイン電極５ｄとを備えたＴＦＴ１０４と、画素電極９とが複数対アレイ状に配置されたものである。 - 特許庁

In the wiring board 1 on which the grid array type semiconductor device with the external electrodes arrayed in a lattice shape is mounted, hooked slits 5 in a plan view for relaxing the stress are formed vertically at corners of the connecting electrodes 4 arrayed in a lattice shape, and electrically connected in response to external electrodes of the semiconductor device.例文帳に追加

格子状に配列された外部電極を有するグリッドアレイタイプの半導体装置を実装する配線基板１において、格子状に配列され、かつ前記半導体装置の外部電極に対応して電気的に接続される接続電極４のコーナー部分に、応力緩和用の平面視鉤形のスリット５を垂直に形成する。 - 特許庁

The semiconductor integrated circuit device is constituted so as to avoid securing a contact area in advance for arranging a contact for connection to the respective gates of p-MOS transistors 12a, 12b and n-MOS transistors 14a and 14b in the base cell 11, in the gate array type semiconductor integrated circuit device by a master slice system.例文帳に追加

本発明の半導体集積回路装置は、マスタースライス方式によるゲートアレイ型の半導体集積回路装置において、ベースセル１１に、ｐ−ＭＯＳトランジスタ１２ａ、１２ｂ及びｎ−ＭＯＳトランジスタ１４ａ、１４ｂの各ゲートへの接続用のコンタクトを配設するためのコンタクト領域を予め確保しないように構成したものである。 - 特許庁

The top of the array substrate is provided with a plurality of short-circuit wiring 51 which are formed of the semiconductor layers and short-circuit the semiconductor layers of the switching elements arrayed in every row, a plurality of video signal lines connected for every column of the pixel sections and a plurality of scanning lines Sga connected to the control terminals of the respective switching elements for every row of the pixel sections.例文帳に追加

アレイ基板上には、半導体層により形成され、各行に並んだスイッチング素子の半導体層同士を短絡した複数の短絡配線５１、画素部の列毎に接続された複数の映像信号線、画素部の行毎にそれぞれスイッチング素子の制御端子に接続された複数の走査線Ｓｇａが設けられている。 - 特許庁

In a multibeam semiconductor laser array 11 as a laser light source, multibeam semiconductor lasers 1A, 1B are arranged via a fixing tool 20 so that laser beams emitted from light-emitting elements a1, b1 can be emitted in the same direction in parallel, and in the same plane and light-emitting elements for emitting adjacent laser beams do not exist in the same plane.例文帳に追加

レーザー光源としてのマルチビーム半導体レーザーアレイ１１を、発光素子ａ１、ｂ１より放出されるレーザー光が平行且つ同一面内で同一方向に放出され、隣り合うレーザー光を放出する発光素子同士が同一平面内に存在しないように該マルチビーム半導体レーザー１Ａ、１Ｂを固定治具２０を介して配置した構成とした。 - 特許庁

In the method for manufacturing the TFT array substrate provided with at least a first conductive film, an insulation layer, a semiconductor layer, a second conductive film and a third conductive film (or a reflector film) on an insulation substrate, the second conductive film, the semiconductor layer and the insulation layer are patterned with one photoengraving step and the second conductive film is over-etched.例文帳に追加

絶縁性基板上に少なくとも第１の導電膜、絶縁膜、半導体層、第２の導電膜および第３の導電膜（または反射膜）を有するＴＦＴアレイ基板の製造方法において、第２の導電膜、半導体層および絶縁膜を１回の写真製版工程でパターニングするとともに、第２の導電膜をオーバーエッチする。 - 特許庁

Multi-mode light originated from a semiconductor laser 1 is made to pass through an array waveguide grating(AWG) optical filter 11, single- mode light outputted from one of ports is amplified by the use of an EDFA 3, and furthermore amplified by a semiconductor optical amplifier 12 so that noises which are in a low-frequency region and decreased in response are reduced.例文帳に追加

半導体レーザ１から発生された多モード光をアレイ導波路グレーティング型（ＡＷＧ）光フィルター１１に通過させ、そのうちの１つのポートから出力される単一モード光をＥＤＦＡ３を用いて増幅し、さらに半導体光増幅器１２で増幅することにより、応答が低下する低周波領域のノイズを低減する。 - 特許庁

A flat panel X-ray detector includes: a semiconductor layer for converting X rays into a charge; a plurality of divided electrodes for collecting the charge converted by the semiconductor layer as a detection signal; a switching element for reading the collected detection signal; two amplifier array circuits for processing the read detection signal; and a light irradiating section for irradiating the divided electrodes in the semiconductor layer with a light.例文帳に追加

フラットパネル型Ｘ線検出器は、Ｘ線を電荷に変換する半導体層と、この半導体層で変換された電荷を検出信号として収集する複数個の分割電極と、収集した検出信号を読み出すためのスイッチング素子と、読み出した検出信号を処理する２個のアンプアレイ回路と、半導体層の分割電極が設けられている一方面へ向けて光を照射する光照射部とを備えている。 - 特許庁

The assembly is fixedly arranged in the manner that an optical path from each planar-structured element of the semiconductor array enters the optical fiber face opposite to the oblique mirror- finished face, without entering from this mirror-finished face side, and also in the manner that the assembly is orthogonal to the optical path.例文帳に追加

半導体素子アレイの各面構造半導体素子からの光路が前記の斜め鏡面加工面の対応する光ファイバ面に斜め鏡面加工面でない方から入射し且つアセンブリが前記光路と直角になるように、配置固定する。 - 特許庁

To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.例文帳に追加

シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁

The semiconductor memory device includes: a decision circuit 60 for deciding an error in a read data read out from a memory cell array 50, so as to generate a decision signal E; and an I/O circuit 54 for externally outputting the read data or the decision signal via a data input/output terminal DQ.例文帳に追加

メモリセルアレイ５０から読み出されたリードデータの誤りを判定することによって判定信号Ｅを生成する判定回路６０と、データ入出力端子ＤＱを介してリードデータ又は判定信号を外部に出力するＩ／Ｏ回路５４とを備える。 - 特許庁

To provide a semiconductor memory device in which the number of memory cells per bit line is increased by dissolving a current of a bit line caused regularly by an off-leak current of a memory cell, enlarging of the scale of a memory cell array is realized, and chip area can be reduced.例文帳に追加

メモリセルのオフリーク電流により定常的に生じるビット線の電流を解消することにより、ビット線あたりのメモリセル数を増加させ、メモリセルアレイの大規模化を実現し、チップ面積の低減が可能な半導体記憶装置を提供する。 - 特許庁

The semiconductor laser element 2 for monitoring and the outgoing surface 17 of one layer of the multilayer optical splitter 15 are optically coupled by a ribbon fiber array 5, and an optical fiber 9 from an incident surface 16 is connected to an optical fiber 10 of the incident surface of another layer through an optical connector 8.例文帳に追加

モニタ用の半導体レーザ素子２と多層光分波器１５の１層の出射面１７をリボンファイバアレイ５で光学的に結合し、入射面１６からの光ファイバ９をもう１層の入射面からの光ファイバ１０と光コクタ８で接続する。 - 特許庁

The illuminator consists of a light source part 1, a collimate lens 2, a rotary elliptic mirror 6, a spherical semiconductor 4 respectively making to coincide a center with the second focus F2 of the rotary elliptic mirror 6 to be arranged, a spherical microlens array 3 and a spherical mask 5.例文帳に追加

照明装置は、光源部１と、コリメータレンズ２と、回転楕円ミラー６と、この回転楕円ミラー６の第２焦点Ｆ２にそれぞれ中心を一致させて配置した球状半導体４、球状マイクロレンズアレイ３及び球状マスク５からなっている。 - 特許庁

To reduce necessary space and to introduce respective bit lines in a pair of bit lines by means of closing intervals in a circuit, which is obtained by combining a precharge circuit and an equalization circuit for a semiconductor memory array, formed of a memory cell field having a plurality of pairs of bit lines.例文帳に追加

多数のビットラインペアを有するメモリセルフィールドから成る半導体メモリアレイのためのプリチャージ回路と等化回路が組み合わせられた回路において、所要スペースが小さく、ビットラインペアにおける各ビットラインを互いに間隔を詰めて案内できるようにする。 - 特許庁

A pattern such as a deep trench or the like is equally drawn on a first photoresist 7 applied on the entire surface of a wafer (semiconductor substrate 1), and the wafer is covered with a cover resist 8 (second photoresist) to cover the circumferential edge of a memory array, thereby improving a global dimensional controllability.例文帳に追加

ウェーハ（半導体基板１）全面に塗布された第１のフォトレジスト７にディープトレンチなどのパターンを均等に描画し、その上からカバーレジスト（第２のフォトレジスト）８を被覆して、メモリセルアレイの周端部分を被覆してグローバルな寸法制御性の改善を図る。 - 特許庁

To provide a semiconductor memory device which includes a memory cell array comprising ReRAM cells, and which reduces a reverse bias current flowing into a non-selected cell, and whose breakdown voltage against a yield phenomenon is increased so that the device can be used at a high potential.例文帳に追加

非選択セルに流れる逆方向バイアスの電流を低減することができ、かつ降伏現象への耐圧を増加し高電位でも対応可能な、ＲｅＲＡＭセルから構成されたメモリセルアレイを有する半導体メモリ装置を提供することを目的とする。 - 特許庁

To provide a rear incidence type photo-detector sufficiently securing a coupling tolerance to the positional displacement of incident light when light is received to a light reception integrated in an array shape in a semiconductor substrate by a microlens, and also to provide a method for manufacturing the rear incidence type photo-detector.例文帳に追加

半導体基板のアレイ状に集積化した受光部にマイクロレンズで光を受光させる際に、入射光の位置ずれに対する結合トレランスを十分確保できる裏面入射型受光素子および裏面入射型受光素子の製造方法を得る。 - 特許庁

This semiconductor storage 1000 is provided with a test mode setting circuit 6 which receives an external signal and can set plural test modes in serial, a voltage generating circuit 8, a column system control circuit 10, a row system control circuit 12, and a memory cell array 14.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けて複数のテストモードをシリアルに設定することが可能なテストモード設定回路６、電圧発生回路８、コラム系制御回路１０、ロウ系制御回路１２、およびメモリセルアレイ１４を備える。 - 特許庁

A scintillator 10 is connected with the light incident surface 15a of the PD array 15 through optical adhesive 11, and a signal processing element 30 is connected with the output surface 20b of the wiring board 20 through the bump electrode 31, thus constituting a semiconductor detector.例文帳に追加

そして、ＰＤアレイ１５の光入射面１５ａに光学接着剤１１を介してシンチレータ１０を接続し、配線基板２０の出力面２０ｂにバンプ電極３１を介して信号処理素子３０を接続して、半導体検出器を構成する。 - 特許庁

The non-volatile semiconductor storage device is provided with at least the memory cell array composed of a plurality of element separation areas 16, a plurality of element areas 12 surrounded on the element separation area 16, a plurality of floating gate electrodes 18, and a control gate electrode 22.例文帳に追加

複数の素子分離領域１６と、素子分離領域１６に囲まれた複数の素子領域１２と、複数の浮遊ゲート電極１８と、制御ゲート電極２２と、から構成されたメモリセルアレイを少なくとも具備する不揮発性半導体記憶装置である。 - 特許庁

A hybrid wavelength converter 100 of the transit phase modulation type is constituted, by forming a Mach-Zehnder optical interference circuit 120 on a platform 110 and mounted with one semiconductor optical amplifier array 130, having four SS-SOA elements 131 to 134.例文帳に追加

相互位相変調型のハイブリッド波長変換器１００では、プラットホーム１１０上にマッハツェンダ型光干渉回路１２０が形成されており、４つのＳＳ−ＳＯＡ素子１３１〜１３４を備えた１つの半導体光増幅アレイ１３０が実装されている。 - 特許庁

To provide a light-emitting element array capable of preventing flow of a current from an upper electrode to an immediate below portion and ensuring conduction between a substrate electrode and a light emitting element without allowing a semiconductor multilayer mirror to employ an embedding structure requiring re-growth of an epitaxial layer.例文帳に追加

半導体多層ミラーが、エピキタシャル層の再成長が必要な埋め込み構造をとることなく、上側電極から直下に電流が流れることを阻止でき、かつ基板電極と発光素子との導通を確保できる発光素子アレイを提供する。 - 特許庁

A nonvolatile semiconductor memory device related to one embodiment includes: a memory cell array; a plurality of memory strings; a drain side selection transistor; a source side selection transistor; a plurality of word lines; a plurality of bit lines; a source line; a drain side selection gate line; a source side selection gate line; and a controlling circuit.例文帳に追加

一態様に係る不揮発性半導体記憶装置は、メモリセルアレイ、複数のメモリストリング、ドレイン側選択トランジスタ、ソース側選択トランジスタ、複数のワード線、複数のビット線、ソース線、ドレイン側選択ゲート線、ソース側選択ゲート線、及び制御回路を有する。 - 特許庁

In a period when a reading control line GT(n+1) or a reading control line GT(n-1) for controlling a reading switch for pixels of a semiconductor imaging element array is selected, a refresh control line GR(n) for controlling a refresh switch for pixels is selected.例文帳に追加

半導体撮像素子アレイの画素の読出用スイッチを制御する読出用制御線ＧＴ（ｎ＋１）又は読出用制御線ＧＴ（ｎ−１）が選択されている期間に、画素のリフレッシュ用スイッチを制御するリフレッシュ用制御線ＧＲ（ｎ）を選択する。 - 特許庁

To provide a layout of a word activation block which expands the flexibility of the layout of a peripheral element region surrounding a memory cell array, and provide an internal pattern layout of a semiconductor memory device capable of wiring for a word active signal without increasing the chip size.例文帳に追加

メモリセルアレイ周辺の周辺素子領域の配置の自由度を広げるワード活性化ブロックの配置を提供することと、チップサイズを大きくすることなく、ワード活性信号の配線を行なうことのできる半導体メモリ装置の内部パターン配置を提供すること。 - 特許庁

This invention is related to an image sensor which improves image quality and an image sensing method using the sensor, which are effective for improving the quality of sensed images without changing a resolution of the photoelectric conversion semiconductor element and the color filter array for sensing images.例文帳に追加

本発明はイメージを感知するための光電変換半導体素子及びカラーフィルタアレイの分解能を変化させず、かつ感知されるイメージの画質を向上させる効果を有する画質が向上するイメージセンサ及びこれを用いたイメージ感知方法に関する。 - 特許庁

On the cell array area of a wafer, word lines are formed at fixed intervals, and the inside of a space formed with these fixed intervals is filled with semiconductor materials for forming the contact of a bit line to be formed later and a capacitor and the contact of source and drain areas.例文帳に追加

半導体基板のセルアレイ領域上に一定の間隔を有するワードラインを形成し、その一定間隔による空間内に後に形成されるビットラインとキャパシタとのコンタクト及び、ソースとドレイン領域とのコンタクトを形成するために半導体物質を満たす。 - 特許庁