「semiconductor array」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

A semiconductor memory device includes: a memory cell array containing an electrically rewritable memory cell; a bit line connected with one end of the memory cell and to be charged in accordance with a predetermined operation; and a voltage generation circuit for controlling the charging operation of the bit line.例文帳に追加

一の実施の形態に係る半導体記憶装置は、電気的に書き換え可能なメモリセルを含むメモリセルアレイと、メモリセルの一端に接続されて、所定の動作に伴い充電されるビット線と、ビット線の充電動作を制御する電圧生成回路とを備える。 - 特許庁

A semiconductor device has the memory array having a structure in which memory cells are stacked including memory layers using a chalcogenide material and diodes, and initialization conditions and rewrite conditions are changed according to the layer in which a selected memory cell is positioned.例文帳に追加

本発明による半導体装置は、カルコゲナイド材料を用いた記憶層とダイオードで構成されたメモリセルを積層した構造のメモリアレイを有し、選択されたメモリセルが位置する層に応じて、初期化条件及び書き換え条件が変更されるものである。 - 特許庁

Light emitted from the surface emitting laser array chip of the semiconductor laser 10a is made incident on the half mirror 10c through only an air layer, and the light transmitted through the half mirror 10c is outputted from the light source unit 10 through the collimator lens 10d and the aperture plate 10e.例文帳に追加

半導体レーザ１０ａの面発光レーザアレイチップから射出された光は空気層のみを介してハーフミラー１０ｃに入射し、ハーフミラー１０ｃを透過した光は、コリメートレンズ１０ｄ及び開口板１０ｅを介して光源ユニット１０から出力される。 - 特許庁

A plurality of capacitors constituting the semiconductor storage device are divided into upper and lower layers formed in arbitrary shape and array, and bit lines are arranged between a lower layer on which a 1st capacitor is formed and an upper layer on which a 2nd capacitor is formed.例文帳に追加

半導体記憶装置を構成する複数のキャパシタを上下層に分けて、任意の形状・配列で形成し、下層に位置する第一のキャパシタが形成されている層と、上層に位置する第二のキャパシタが形成されている層との間の層に、ビット線を配設する。 - 特許庁

The electronics semiconductor chip is formed of a growth substrate (1) equipped with a structured growing surface (2) having a lot of protrudes (4) and recesses (3), and an array of active layers (5) deposited on the growing surface (2).例文帳に追加

オプトエレクトロニクス半導体チップにおいて、 − 多数の凸部（４）および凹部（３）を有する構造化された成長面（２）を備えた成長基板（１）と、 − この成長面（２）にデポジットされるアクティブ層列（５）と有することを特徴とするオプトエレクトロニクス半導体チップを構成する。 - 特許庁

The grain diameter of the accumulated semiconductor thin film 33 of micro crystallines is made large just after the accumulation, and short time radiation annealing is carried out so that surface lattice re-array can be promoted and non-radiation re-connection center based on a surface specific defective level can be reduced.例文帳に追加

次に、この堆積直後は微結晶体の堆積半導体薄膜３３を、大粒径化するとともに、表面格子再配列を促進し表面特有の欠陥準位に基づく非輻射再結合中心を減少させるために、短時輻射アニールを行う。 - 特許庁

To reduce a leak current varied according to the resistance value of a memory cell to be read consisting of a variable resistance element storing ternary or more multi-value information, and to improve the readout margin, in a semiconductor storage device having a memory cell array of a cross point type.例文帳に追加

クロスポイントタイプのメモリセルアレイを有する半導体記憶装置において、３値以上の多値情報を記憶する可変抵抗素子からなる読み出し対象のメモリセルの抵抗値に依存して変化するリーク電流を低減し、読み出しマージンの向上を図る。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

To provide a multibeam scanner capable of making a distance between beams short without causing the lowering of light quantity and excellently forming a latent image on a photoreceptor even in the case of utilizing an existent semiconductor laser array as it is, and an image forming machine.例文帳に追加

既存の半導体レーザアレイをそのまま利用した場合であっても、光量の低下を招くことなしにビーム間距離を小さくすることができ、感光体上に良好な潜像形成を行うことができるマルチビーム走査装置及び画像形成機を提供する。 - 特許庁

An area-array-type semiconductor 10 includes a plurality of lands (external terminals) LDp including a plurality of lands (first external terminals) LDp1 for transmitting the plurality of differential signals, disposed on the rear surface 12b of a wiring board 12 with a matrix-shaped arrangement pattern.例文帳に追加

複数の差動信号を伝送する複数のランド（第１外部端子）ＬＤｐ１を含む複数のランド（外部端子）ＬＤｐが、配線基板１２の裏面１２ｂに行列状の配列パターンで配置されたエリアアレイ型の半導体装置１０を以下の構成とする。 - 特許庁

In the semiconductor evaluation circuit, such transistors are sorted out from among measuring object transistors in an evaluation cell array that the threshold voltages Vth thereof fall outside 5σ, for example, (σ is the standard deviation) as to the normal distribution curve of threshold voltages Vth.例文帳に追加

本発明の半導体評価回路においては、評価セルアレイ中の測定対象トランジスタの閾値Ｖｔｈの電圧が、閾値Ｖｔｈ電圧の正規分布曲線に対して、例えば、５σ（σは標準偏差）以内の分布から外れたものを選別する。 - 特許庁

A semiconductor memory device has a memory array that is structured by stacking a plurality of middle memory column units MM, each of which is composed of a unit of a column unit M group that is composed of a plurality of adjacent column units and a Y decoder means K that is connected to the column unit M group.例文帳に追加

半導体メモリ装置は、隣接する複数のコラム単位から成るコラム単位Ｍ群と、このコラム単位Ｍ群に接続するＹデコーダ手段Ｋの単位とで構成する中メモリコラム単位ＭＭが複数積み重なって構成するメモリアレイを有する。 - 特許庁

The nonvolatile semiconductor storage device has a memory cell array area formed by arraying a plurality of memory cells 100 having first and second MONOS memory cells 108A and 108B controlled by a word gate and a control gate in first and second directions A and B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

The condensing can be increased in comparison with the conventional device by forming a Fresnel lens pattern 18 for collimating the laser beam L3 from the light emitting parts of the semiconductor laser array 11 correspondingly to the laser emitting parts by etching.例文帳に追加

半導体レーザアレイ１１の各レーザ発光部から出射されたレーザ光Ｌ３をコリメートするためのフレネルレンズパターン１８を、エッチングを用いて各レーザ発光部に対応して形成させることにより、従来よりも集光性能を高めることが可能になる。 - 特許庁

In this semiconductor laser element array 2, a first laser part 3 emitting laser beam of 650 nm and a second laser part 4 emitting laser beam of 780 nm are provided to a stripe-shaped recessed part 1a and a stripe-shaped protruding part 1b formed on a GaAs substrate 1, respectively.例文帳に追加

本半導体レーザ素子アレイ２は、ＧａＡｓ基板１上に形成されたストライプ状凹部１ａとストライプ状凸部１ｂとに、それぞれ、６５０ｎｍのレーザ光を発する第１レーザ部３と、７８０ｎｍのレーザ光を発する第２レーザ部４とを備える。 - 特許庁

A photoresist film 80 is formed on semiconductor substrates 10, 20 and patterned, in order to expose a source line region 85 in a flash memory array region 90 and a polysilicon film region 40 in CMOS circuit regions 100, 110.例文帳に追加

半導体基板１０、２０上にホトレジスト膜８０を形成し、フラッシュ・メモリ・アレイ領域９０内のソース線領域８５及びＣＭＯＳ回路領域１００、１１０内の多結晶シリコン膜領域４０を露出するためにホトレジスト層８０にパターニングを施す。 - 特許庁

To provide a non-volatile semiconductor storage device which suppresses increase in a current consumption caused by a transient current due to a potential change of a bit line and a word line when a high-integrated memory cell array is shifted among each operational mode of reading, writing, and erasure.例文帳に追加

高集積化されたメモリセルアレイにおいて、読み出し、書き込み、消去の各動作モード間の移動の際に、ビット線とワード線の電位変化に伴う過渡電流によって生じる消費電流増加を抑制する不揮発性半導体記憶装置を提供する。 - 特許庁

The semiconductor memory 1 is provided with a memory array 10 including a plurality of blocks 12, and a controller 11 for accessing a target block 12 to be processed based on the processing command from the information processor 2 to execute processing of target data stored therein.例文帳に追加

半導体メモリ１は、複数のブロック１２を含むメモリアレイ１０と、情報処理装置２からの処理命令に基づいて、処理命令の対象となる対象ブロック１２にアクセスして、そこに格納されている対象データの処理を実行するコントローラ１１とを有する。 - 特許庁

A non-volatile semiconductor memory has a memory cell array region in which a plurality of memory cells 100 having first and second MONO memory cells 108A, 108B controlled by a word gate and a control gate are arranged in the first and second directions A, B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル１０８Ａ，１０８Ｂを有するメモリセル１００を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

The semiconductor device 100 is equipped with: an SRAM 200 including a memory cell array 201 and a peripheral circuit 202; and a memory cell voltage generating section 300 in which the memory cell voltage VMM of α times (α>1) of a core power source voltage VDD is generated in accordance with the change of the core power source voltage VDD supplied to the peripheral circuit 202, and the memory cell voltage VMM is supplied to the memory cell array 201.例文帳に追加

本発明の一態様に係る半導体装置１００は、メモリセルアレイ２０１と周辺回路２０２とを有するＳＲＡＭ２００と、周辺回路２０２に供給されるコア電源電圧ＶＤＤの変化に応じて、当該コア電源電圧ＶＤＤのα倍（α＞１）のメモリセル電圧ＶＭＭを生成し、メモリセルアレイ２０１に供給するメモリセル電圧生成部３００とを備える。 - 特許庁

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

The laser device 10 comprises laminated semiconductor laser arrays 12, a plurality of collimate lenses 16 disposed at every laser array 12 to collimate a laser beam emitted from the array 12 and a wedge prism 18 disposed, corresponding to at least one collimate lens so that laser beams collimated by the collimate lenses 16 are in parallel with each other.例文帳に追加

積層される半導体レーザアレイ１２と、前記半導体レーザアレイ１２から出射されたレーザ光をコリメートするために前記各半導体レーザアレイ１２ごとに配設される複数のコリメートレンズ１６と、 前記各コリメートレンズ１６によりコリメートされた各レーザ光が互いに平行になるように、少なくとも一つの前記コリメートレンズに対応して配設されるウェッジプリズム１８とを備えていることを特徴とするレーザ装置１０。 - 特許庁

The semiconductor memory device 1 has a memory cell array in which nonvolatile memory cells electrically re-writable are arranged, a data holding circuit holding read data or write data of a batch processing unit of the memory cell array to be simultaneously read and written, and a data state discriminating circuit discriminating successively the state of the data in the batch processing unit held by the data holding circuit for each of a plurality of area.例文帳に追加

半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、前記メモリセルアレイの同時に読み出し或いは書き込みされる一括処理単位の読み出しデータ或いは書き込みデータを保持するデータ保持回路と、前記データ保持回路が保持する一括処理単位のデータ状態を、複数領域に分けて順次判定するデータ状態判定回路とを有する。 - 特許庁

For this tester provided are a step installing a testing board having a terminal array similar to the terminal array of a semiconductor device 20 to a socket 50, a production step for producing test signals with a driver 76, a detection step for detecting the test signal having reached the testing board and a setting step for setting the output timing of the test signals, based on the test signals detected in the detection step.例文帳に追加

半導体デバイス２０の端子配列と同様の端子配列を有する試験用ボード１０をソケット５０に装着するステップと、ドライバ７６により試験信号を生成する生成ステップと、試験用ボード１０に到達した試験信号を検出する検出ステップと、検出ステップにより検出した試験信号に基づいて試験信号の出力タイミングを設定する設定ステップとを備えた。 - 特許庁

A solid-state image sensor includes a semiconductor substrate on which a plurality of photoelectric conversion elements are arrayed like a two-dimensional array and a plurality of photoelectric conversion elements per predetermined area are included and an antireflection film wherein at least one photoelectric conversion element (e.g., R pixel) per predetermined area is laminated on a light receiving surface of the semiconductor substrate as an antireflection film removing element.例文帳に追加

複数の光電変換素子が二次元アレイ状に配列形成され所定面積当たり複数個の前記光電変換素子を含む半導体基板と、前記所定面積当たり少なくとも１個の前記光電変換素子（この例ではＲ画素）を反射防止膜除去素子として前記半導体基板の受光面に積層される反射防止膜とを備える。 - 特許庁

In the semiconductor memory device having a control circuit C2 controlling an output of an on-chip compare signal OCC indicating pass/fail of data read from a memory array based on a scan signal SCAN and provided with a logic part, the prescribed terminal PAD out of a plurality of terminals for power source potentials provided in the semiconductor memory device is used for burn-in test.例文帳に追加

バーンイン試験の際に、スキャン信号ＳＣＡＮに基づいて、メモリアレイから読み出したデータのパス／フェールを表すオンチップコンペア信号ＯＣＣの出力を制御する制御回路Ｃ２を有するロジック部を備えた半導体記憶装置において、半導体記憶装置に設けられた複数ある電源電位用端子のうち所定の端子ＰＡＤをバーンイン試験用として使用する。 - 特許庁

A front-open-box-type container body 1 with a size capable of storing two semiconductor wafers, a teeth material 20 built into the container body 1 for supporting an array of the semiconductor wafers, a lid detachably fitted on an opened front face of the container body 1 and an endless gasket interposed between the container body 1 and the lid for exhibiting airtightness are provided.例文帳に追加

二枚の半導体ウェーハを収納可能な大きさを有するフロントオープンボックスタイプの容器本体１と、容器本体１に内蔵されて半導体ウェーハを整列させて支持するティース体２０と、容器本体１の開口した正面に着脱自在に嵌合される蓋体と、容器本体１と蓋体との間に介在されて気密機能を発揮するエンドレスのガスケットとを備える。 - 特許庁

In the semiconductor integrated circuit device of LGA (land grid array) structure, a semiconductor integrated circuit chip is mounted on the substrate surface side, lands composing a signal terminal are located on the substrate back side in grid, and electrodes composing a power source terminal for providing a power source voltage and a ground potential are located on both sides of the substrate, respectively.例文帳に追加

ＬＧＡ（ランド・グリッド・アレイ）構成からなる半導体集積回路装置において、基板表面側に半導体集積回路チップを搭載し、信号用端子を構成するランドを上記基板裏面側にグリッド状に面配置し、電源電圧及び接地電位を供給するための電源用端子を構成する電極をそれぞれ上記基板側面側に設けるようにする。 - 特許庁

The semiconductor storage device is provided with a plurality of capacitance elements 130 formed on a semiconductor substrate 100 where the bottom part, side lower electrodes 107, 109, a capacitance insulating film 110, and an upper electrode 111 are formed in this sequence and a third insulating film 112 formed covering a capacitance array region AR where the plurality of capacitance elements 130 are arranged.例文帳に追加

半導体記憶装置は、半導体基板１００上に形成され、底部及び側部下部電極１０７及び１０９、容量絶縁膜１１０及び上部電極１１１がこの順に形成されてなる複数の容量素子１３０と、複数の容量素子１３０が配列されたキャパシタアレイ領域ＡＲを覆うように形成された第３の絶縁膜１１２とを備える。 - 特許庁

In a state where a stage 8 on which the substrate 1 is placed and an array unit 10 on which plural laser modules 601 respectively having a semiconductor laser chip are mounted in rows are opposed in parallel with each other, the substrate 1 is scanned while radiating laser beams emitted by the semiconductor laser chips of plural laser modules 601 perpendicularly to a substrate surface in this aligner 100.例文帳に追加

この露光装置１００は、基板１が載置されたステージ８と、それぞれ半導体レーザチップを有する複数のレーザモジュール６０１が列をなして搭載されたアレイユニット１０とを互いに平行に対向させた状態で、上記複数のレーザモジュール６０１の半導体レーザチップが出射したレーザ光をそれぞれ基板面に対して垂直に照射しながら基板１上を走査する。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

A three-dimensional (3D) semiconductor memory element includes a vertical channel extending from a lower stage to an upper stage adjacent to a substrate, and coupled to a plurality of memory cells; and a cell array having the plural memory cells, and arrayed in a gate stack form of a staircases-shaped structure arranged on the substrate.例文帳に追加

３次元（３Ｄ）半導体メモリー素子は、基板に隣接する下段から上段まで伸張して、複数個のメモリーセルと連結された垂直チャンネルと、前記複数個のメモリーセルを有し、前記基板上に配置された階段形構造のゲートスタック形態にアレイされたセルアレイと、を含む。 - 特許庁

A light-emitting element array 11, where a light-emitting element 6 is inserted in a light-emitting element through hole provided on a silicon substrate, a semiconductor calculation circuit chip 17, and a glass substrate 16 comprising a diffraction-type optical element, are provided.例文帳に追加

光情報処理装置を、シリコン基板に設けた発光素子用貫通穴に発光素子６を挿入して形成した発光素子アレイ１１と、半導体演算回路チップ１７と、回折型光学素子を備えた回折型光学素子付ガラス基板１６とからなる構成とする。 - 特許庁

To provide a semiconductor storage device which can store and hold ≥2 bits in spite of fining, can operate stably with a small circuit area and can prevent circuit malfunctions due to the small current to be supplied to a memory cell array and a portable electronic device using the same.例文帳に追加

微細化しても２ビット以上の記憶保持ができ、かつ、小さい回路面積で安定した動作ができ、メモリセルアレイに供給する電流が小さいことに起因する回路誤動作を防止できる半導体記憶装置およびそれを用いた携帯電子機器を提供する。 - 特許庁

A semiconductor memory device comprises: a memory cell array in which a plurality of memory cells are arranged in a matrix shape; a decoder selecting a memory cell to perform operation from among the plurality of memory cells depending on a control signal; and a control circuit selecting whether to output the control signal to the decoder.例文帳に追加

半導体記憶装置に、複数のメモリセルがマトリクス状に配設されたメモリセルアレイと、制御信号に応じて、複数のメモリセルの中から動作を行うメモリセルを選択するデコーダと、デコーダに対して制御信号を出力するか否かを選択する制御回路と、を設ける。 - 特許庁

A nonvolatile semiconductor memory 100 is provided with multiple write-in pipe lines 110-1 to 110-N respectively having a memory array, a timing circuit 140 successively starting write-in operation in these pipe lines and a shared charge pump and voltage adjustment circuit 150 operating the circuits by a programmed memory cell.例文帳に追加

不揮発半導体メモリが、それぞれがメモリアレイを有する多重書込みパイプラインと、前記パイプラインにおいて書込み動作を逐次開始するタイミング回路と、プログラムされたメモリセルによって回路を作動させる共有された電荷ポンプ及び電圧調節回路とを有する。 - 特許庁

In this state, a position adjustment and a phase adjustment of a laser array 60 along an X-Y plane are made and then the screw 100 is clamped into the screw hole 98 until specified clamping torque is generated, thereby constraining the movement and rotation of the semiconductor laser 14 along the X-Y plane.例文帳に追加

この状態で、レーザーアレイ６０のＸ−Ｙ平面に沿った位置調整及び位相調整を行った後、ビス１００をそれぞれ所定の締結トルクが生じるまでねじ穴９８へ捻じ込み、半導体レーザー１４のＸ−Ｙ平面に沿った移動及び回転を拘束する。 - 特許庁

Positions of light emission parts 12 of the semiconductor laser array 10 by respective laser groups in the long-axis direction and laser travel direction to a reference position which are unique to laser groups by short-axis directions are previously measured and according to the positions, the positions of the 1st lenses are set.例文帳に追加

そして、予め半導体レーザアレイ１０の複数の発光部１２を短軸方向毎のレーザグループ毎に固有の、基準位置に対する各レーザグループ毎の発光部１２の長軸方向の位置及びレーザ進行方向の位置を計測し、当該位置に基づいて、各第１レンズの位置を設定する。 - 特許庁

A semiconductor memory device 10 includes a memory array 11 having a plurality of memory cells MC which become the low-resistance state/high-resistance state according to "0" data/"1" data, and an allocation of the "0" data/"1" data and the low-resistance state/high-resistance state is changed over when a power is turned on.例文帳に追加

半導体記憶装置１０は、“０”データ／“１”データに応じて低抵抗状態／高抵抗状態となるメモリセルＭＣを複数個有するメモリセルアレイ１１を具備し、電源がオンされた際に、“０”データ／“１”データと低抵抗状態／高抵抗状態との割付を切り替える。 - 特許庁

To provide a semiconductor memory device capable of highly precisely discriminating the information of a memory cell even though a space of distributions of cell current values of data 0 and data 1 of a plurality of memory cells in a memory cell array is extremely narrow or the distributions of them are happened to be overlapped.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

Each of optical fibers forming an optical fiber array has at least ≥1 branch part halfway between the light incidence end and projection end and each of optical fibers branching off from branch parts is provided with optical coupling part for receiving light emitted by respectively independent semiconductor lasers.例文帳に追加

光ファイバアレイを形成する光ファイバの各々は光入射端と出射端との中途に、少なくとも１つ以上の分岐部を持たせ、この分岐部から分岐した光ファイバの各々にそれぞれ独立した複数個の半導体レーザから発した光を入射するための光結合部を設ける。 - 特許庁

For the input part 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, a bump electrode 17 provided on the output surface 15b of a PD array 15 in one and one correspondence with the conductive member 21 is connected to obtain a semiconductor device 5.例文帳に追加

この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対して１対１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁

To provide a semiconductor storage device with which information of a memory cell can be discriminated accurately, even if the distribution gap of cell current values of data 0 and data 1 of a plurality of memory cells in the memory cell array is very narrow, or if overlapped state of the distribution takes place.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁