「semiconductor interface」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

An expression giving a magnitude of difference in Fermi energy between on a semiconductor-electrode interface and on a semiconductor-insulator interface is used and only a cover coat is selectively changed while a TFT material is not changed, thereby achieving n-type and p-type TFTs.例文帳に追加

半導体−電極界面、および、半導体−絶縁体界面におけるフェルミエネルギーの差の大きさを与える数式を用いて、ＴＦＴ材料を変えずに上薬だけを選択的に変化してｎ型とｐ型のＴＦＴを実現する。 - 特許庁

The film thickness of the metal silicide film 11 can be formed to be thick, such that a distance between an interface A comprising the metal silicide film 11 and the semiconductor substrate 1 and an interface B comprising a source-drain diffusion layer 8 and the semiconductor substrate 1 can be secured satisfactorily.例文帳に追加

金属シリサイド膜１１と半導体基板１からなる界面Ａと、ソースドレイン拡散層８と半導体基板１からなる界面Ｂとの距離が十分確保できるように、金属シリサイド膜１１の膜厚を厚く形成できる。 - 特許庁

To provide a semiconductor-on-insulator wafer capable of effectively preventing degradation of a semiconductor/insulator interface, especially degradation in electrical quality of the interface, by providing a diffusion barrier layer, especially an oxygen diffusion barrier layer, on one main surface of a source substrate.例文帳に追加

拡散バリア層、特に酸素拡散バリア層をソース基板の１つの主面上に設けることにより、半導体／絶縁体界面の劣化、特に界面の電気的品質の劣化を有利に防止する半導体オンインシュレータウエハを提供する。 - 特許庁

To provide a method of manufacturing a semiconductor substrate capable of canceling a decrease in the yields of an element caused by the occurrence of voids on a junction interface by preventing the junction interface from remaining at the side of the semiconductor substrate when manufacturing the semiconductor substrate having a DSB structure by bonding two wafers, and to provide the semiconductor substrate.例文帳に追加

２枚のウェーハの接合により、ＤＳＢ構造を有する半導体基板を製造する場合において、接合界面を半導体基板側に残さないことによって、接合界面のボイド発生に起因する素子の歩留まり低下を解消することを可能とする半導体基板の製造方法および半導体基板を提供する。 - 特許庁

To provide a semiconductor laser device capable of controlling a catastrophic optical damage (COD) caused by a photo output of the semiconductor laser device and a production process of the same, in regard to the semiconductor laser device in which the interface state of the interface between the semiconductor laser (oscillator) and a coating film is reduced by a simple method and the production process of the same.例文帳に追加

本発明は、半導体レーザ（共振器）とコーティング膜との界面の界面準位を簡易な方法により低減した半導体レーザ素子とその製造方法に関し、半導体レーザの光出力に起因した瞬時光学損傷（ＣＯＤ）を抑制できる半導体レーザ素子とその製造方法を提供することを目的とする。 - 特許庁

A method of providing a hybrid substrate, equipped with semiconductor layers having different crystal orientations that are isolated by a conductive or an insulating interface formed by employing semiconductor-to-semiconductor direct wafer bonding, is disclosed.例文帳に追加

半導体−半導体直接ウェハ・ボンディングを使用して導電性または絶縁性界面によって分離された、相異なる結晶方位の半導体層を備える混成基板を提供する方法が提供される。 - 特許庁

This semiconductor light emitting device 101 is produced in a way that the concentration of impurity near an interface where two semiconductor layers with different compositions lie adjacent to each other becomes higher than the average concentration of impurity in the respective semiconductor layers.例文帳に追加

前記界面電荷の影響を低減するために不純物を添加すれば、前記不純物は光を吸収し、前記不純物の拡散で活性層が劣化して半導体発光素子の寿命を短くする。 - 特許庁

A step of a surface of the first n-type semiconductor spacer layer 23 results from the heavily doped p-type semiconductor mesa 19, so a curvature of an interface between the second DBR 25 and the first n-type semiconductor spacer layer 23 is small.例文帳に追加

第１のｎ型半導体スペーサ層２３の表面の段差は、高濃度ｐ型半導体メサ１９に起因するので、第２のＤＢＲ２５と第１のｎ型半導体スペーサ層２３との界面の曲がりは小さい。 - 特許庁

To provide a semiconductor device and a method of manufacturing the same which increase a breakdown voltage by having an embedded layer on an interface between a semiconductor substrate and an epilayer formed on the semiconductor substrate.例文帳に追加

半導体基板と半導体基板上に形成されたエピ層との界面に埋め込み層を有す半導体装置において、十分な高耐圧化を図ることができる半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device in which a leak current is not generated in a hetero-junction interface of SiGe/Si, and to provide a manufacturing method thereof.例文帳に追加

ＳｉＧｅ／Ｓｉヘテロ接合界面に漏れ電流を生じない半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory having a SRAM type interface which conducts outputting of read data at a high speed.例文帳に追加

リードデータの出力を高速に行えるＳＲＡＭ型インタフェースの半導体記憶装置を提供することを目的とする。 - 特許庁

To solve the problem that when a semiconductor mount substrate drops or has other troubles, a delamination occurs in an interface 2e between a silicon substrate 2a and a resin film 2b.例文帳に追加

半導体実装基板において、落下時などにシリコン基板２ａと樹脂膜２ｂとの界面２ｅ部分で剥離が発生。 - 特許庁

According to an embodiment, the semiconductor device provided includes an interface section, a drive circuit section, a switch section and a power circuit section.例文帳に追加

実施形態によれば、インタフェース部と、駆動回路部と、スイッチ部と、電源回路部と、を備えた半導体装置が提供される。 - 特許庁

To provide a method of manufacturing a semiconductor device, where a contact resistance can be reduced, and a contact interface can be kept high in stability.例文帳に追加

コンタクト抵抗を減少させ、コンタクト界面を安定化させることができる半導体素子の製造方法を提供する。 - 特許庁

To improve quality of an interface between a high dielectric gate insulating film and silicon substrate, thereby improving characteristics of MISFET (Metal Insulator Semiconductor Field Effect Transistor).例文帳に追加

高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。 - 特許庁

The metal layer 15 and p-type semiconductor region 13 are stacked to form an interface 17, thereby constituting a non-alloy electrode.例文帳に追加

金属層１５とｐ型半導体領域１３とは界面１７を形成するように積層されてノンアロイ電極を構成する。 - 特許庁

The metal layer 15 and p-type semiconductor region 13 are stacked to form the interface 17, thereby constituting the non-alloy electrode.例文帳に追加

金属層１５とｐ型半導体領域１３とは、界面１７を形成するように積層されてノンアロイ電極を構成する。 - 特許庁

A gap is formed along an interface between the element isolation insulating film and the semiconductor substrate from a circumference line of the active region.例文帳に追加

活性領域の外周線から、素子分離絶縁膜と半導体基板との界面に沿って隙間が形成されている。 - 特許庁

To provide a nitride semiconductor device with suppression to interface leakage current, even when a passivation film is formed.例文帳に追加

パッシベーション膜を形成した場合にも、界面リーク電流が抑制された窒化物半導体装置を実現できるようにする。 - 特許庁

To reduce peak current during a refresh operation in a semiconductor memory device that includes a plurality of core chips and interface chips.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置においてリフレッシュ動作時におけるピーク電流を低減する。 - 特許庁

The memory interface circuits (4, 5) are dividedly arranged along both edge sides starting from one corner part of the semiconductor substrate.例文帳に追加

半導体基板の一つのコーナー部を基点とする両側の縁辺に沿って、前記メモリインタフェース回路が分割配置されている。 - 特許庁

To provide a semiconductor memory capable of flexibly facilitating a countermeasure to plural interface specifications, and realizing inexpensive manufacture.例文帳に追加

複数のインターフェース仕様に柔軟に対応し得て、尚かつ低コストで作製可能な半導体記憶装置を提供する点にある。 - 特許庁

To provide a semiconductor storage apparatus having a good interface between a ferroelectric film and an insulating film, and an excellent memory property.例文帳に追加

強誘電体膜と絶縁膜との良好な界面を有し、メモリ特性の優れた半導体記憶装置を提供する。 - 特許庁

An SPP wave which spreads along the interface of an insulating layer 14 and a metal stripe 15 generates a career in a semiconductor substrate 11.例文帳に追加

絶縁層１４と金属ストライプ１５との界面を伝播するＳＰＰ波は、半導体基板１１でキャリアを発生させる。 - 特許庁

To provide a mounting circuit board in which the residual of voids in a flip-chip bonding interface is suppressed, and also to provide a semiconductor device.例文帳に追加

フリップチップ接合界面におけるボイドの残留を抑制した実装回路基板及び半導体装置を提供する。 - 特許庁

To provide a semiconductor device having gate insulating film constitution with superior interface characteristics by reducing a Vfb shift and a mobility decrease.例文帳に追加

Ｖｆｂシフトと移動度低下を低減し、界面特性にすぐれたゲート絶縁膜構成を有する半導体装置を提供する。 - 特許庁

The semiconductor memories 101-108 each perform data input/output with the interface chip 110 in read/write operation.例文帳に追加

また、半導体メモリ１０１〜１０８は、読み出し、書き込み動作において、インターフェースチップ１１０との間でデータ入出力を行う。 - 特許庁

To provide a semiconductor memory device comprising a plurality of core chips and an interface chip, which allows reduction in the minimum issue interval for the refresh command.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置においてリフレッシュコマンドの最短発行間隔を短縮する。 - 特許庁

To prevent an interface between an oxide dielectric film and TiAlN from separating or floating, relating to a semiconductor device and its manufacturing method.例文帳に追加

半導体装置及びその製造方法に関し、酸化物誘電体膜／ＴｉＡｌＮ界面の剥離や膜浮きを防止する。 - 特許庁

A p^+-type embedded impurity region 4 is formed in an interface of the embedded impurity region 3 and the semiconductor layer 2.例文帳に追加

埋め込み不純物領域３と半導体層２との界面にはｐ^+型の埋め込み不純物領域４が形成されている。 - 特許庁

The memory interface circuit is positioned between a semiconductor storage device and an access device for accessing the device.例文帳に追加

本発明は、半導体記憶装置とこの装置をアクセスするアクセス装置との間に設けられたメモリインターフェース回路に関する。 - 特許庁

Furthermore, nitrogen concentration is low in the neighborhood of an interface with the semiconductor surface area CH, and increases toward the inside of the bottom insulation film.例文帳に追加

さらに、半導体表面領域ＣＨとの界面付近で窒素濃度が低く、ボトム絶縁膜内側に向かって増加する。 - 特許庁

To provide a semiconductor integrated circuit device in which a test of its interface part can be performed especially for a memory LSI.例文帳に追加

とりわけメモリＬＳＩに対して、そのインターフェース部のテストを行うことが可能な半導体集積回路装置を提供する。 - 特許庁

The host interface part 6 receives a command sequence to a first non-volatile semiconductor memory outputted from host equipment 20.例文帳に追加

ホストインタフェース部６は、ホスト機器２０から出力された第１の不揮発性半導体メモリに対するコマンドシーケンスを受け取る。 - 特許庁

To provide a method for evaluating insulation in an interface between a substrate and a buffer layer without destroying a semiconductor epitaxial crystal wafer.例文帳に追加

半導体エピタキシャル結晶ウエハを破壊することなく、基板とバッファ層との界面の絶縁性を評価する方法の提供。 - 特許庁

To provide constitution which can suppress an increase in the circuit scale of a semiconductor device having two or more interface parts.例文帳に追加

２つ以上のインターフェース部を持つ半導体装置の回路規模の増大を改善できる構成の提供を目的とする。 - 特許庁

The test board 2 includes an interface circuit 5 which requests the test program corresponding to the semiconductor device 4 from the semiconductor testing device 3 in accordance with the semiconductor device 4 to be mounted thereon, and which instructs the semiconductor testing device 3 to read out the requested test program.例文帳に追加

試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。 - 特許庁

To improve the characteristics of a TFT(thin film transistor) by forming the interface between a region constituting an active layer, specially a channel formation region, and an insulating film into a satisfactory interface and also provide a semiconductor device provided with a semiconductor circuit, consisting of a semiconductor element having uniform characteristics, and the manufacturing method of the device.例文帳に追加

本発明は、活性層、特にチャネル形成領域を構成する領域と絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。 - 特許庁

In a semiconductor device or a semiconductor light-emitting element containing a hetero interface where two nitride III-V compound semiconductor layers different from each other are in contact with each other and a band discontinuity exists, a superlattice layer or a composition gradient layer extinguishing or decreasing the band discontinuity falsely is inserted in the hetero interface.例文帳に追加

互いに異なる二つの窒化物系ＩＩＩ−Ｖ族化合物半導体層が接し、バンド不連続が存在するヘテロ界面を有する半導体装置または半導体発光素子において、そのヘテロ界面に、バンド不連続を擬似的に消滅または低減する超格子層または組成傾斜層を挿入する。 - 特許庁

To improve the characteristics of a TFT(thin-film transistor) by forming the interface between a region constituting an active layer, especially a channel formation region, and to make an insulating film into a satisfactory interface and also provide a semiconductor device provided with a semiconductor circuit consisting of a semiconductor element, having uniform characteristics and the manufacturing method of the device.例文帳に追加

本発明は、活性層、特にチャネル形成領域を構成する領域と絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体素子からなる半導体回路を備えた半導体装置およびその作製方法を提供するものである。 - 特許庁

A semiconductor epitaxial substrate includes: a single crystal substrate; an AlN layer epitaxially grown on the single crystal substrate; and a nitride semiconductor layer epitaxially grown on the AlN layer, wherein an interface between the AlN layer and nitride semiconductor layer has a larger roughness than an interface between the single crystal substrate and AlN layer.例文帳に追加

半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 - 特許庁

While the alloy layer 116 which contains Ni being prevented from Au atom diffusing into the semiconductor layer, the internal dispersion and the absorption loss are eliminated at the interface between the semiconductor layer 111 or the contact layer 114 and the electrode 115 by preventing the aggravation of the interface flatness between the semiconductor layer and the electrode 115.例文帳に追加

上記Ｎiを含む合金層１１６が、Ａu原子の半導体層中への拡散を防止する共に、半導体層と電極１１５との界面の平坦性の悪化を防止して、半導体層１１１やコンタクト層１１４および半導体層と電極１１５との界面での内部散乱や吸収損失をなくす。 - 特許庁

To obtain a thin film transistor (TFT) in which no impurity exists in a channel interface and an oxide semiconductor film existing in the channel interface has a good film quality and which becomes transparent against visible light and has excellent characteristics.例文帳に追加

チャネル界面に不純物が存在しなく、かつ、チャネル界面における酸化物半導体膜の膜質が良好な、可視光に対して透明となる特性の優れた薄膜トランジスタ（ＴＦＴ）を得る。 - 特許庁

To enhance bonding strength of an interface between a resin package and a die pad and to reduce the number of cracks in the package due to the interface in a semiconductor device of a structure, where the die pad is made to expose to the outside of the package.例文帳に追加

ダイパッドをパッケージの外側に露出させた構造の半導体装置において、パッケージ樹脂とダイパッドとの界面の接合強度を高め、該界面に起因するパッケージのクラックを低減する。 - 特許庁

When an electric field is vertically applied to a junction interface between the modulation layer 124 composed of the p-type semiconductor and the insulating layer 125, distortion due to the electric field is generated on the band of the modulation layer 124 in the vicinity of the interface.例文帳に追加

ｐ型半導体からなる変調層１２４と絶縁層１２５との接合界面に垂直に電場を印加すると、界面近傍で変調層１２４のバンドが電場による歪みを生じる。 - 特許庁