「semiconductor interface」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

The functional fiber or the functional textile product, which radiates infrared rays and charged particles, is provided, being obtained by the following steps that semiconductor particles are dispersed in a predetermined dispersion and selectively dispersed in the crystal interface regions or noncrystalline regions of a fibrous polymer to effect infiltration/diffusion into the fibrous polymer.例文帳に追加

赤外線及び荷電粒子を放射する機能性繊維又は機能性繊維製品は、所定の分散液中で半導体粒子を分散させ、半導体粒子を繊維高分子の結晶界面領域又は非結晶領域に選択的に分散させ浸透拡散することにより作成する。 - 特許庁

For example, in case of a transistor with a top gate structure, the electrical capacitance of the insulating layer is set to 1.5×10^-10F/m^2 or less so as to reduce the effect of an interface state between a substrate and a base insulating layer, thereby providing the semiconductor device in which variation of electric characteristics is small and reliability is high.例文帳に追加

例えばトップゲート構造のトランジスタの場合、下地絶縁層の容量を１．５×１０^−１０Ｆ／ｍ^２以下とすることにより、基板と下地絶縁層の界面準位の影響を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 - 特許庁

To provide a semiconductor integrated circuit device for eliminating a through current in an output circuit for inputting data signals at the time of not outputting the data signals to the outside and reducing the layout area of the output circuit which is an interface connected to a pad to be an output terminal.例文帳に追加

データ信号を外部に出力しないとき、データ信号が入力される出力回路において、貫通電流をなくし、又、出力端子となるパッドに接続されるインターフェィスである出力回路のレイアウト面積が低減された半導体集積回路装置を提供することを目的とする。 - 特許庁

To obtain a semiconductor apparatus having a high-yield wiring structure and high reliability by preventing interface peeling between a liner film which is formed under a low-dielectric constant film by a UV curing process to the low-dielectric constant film and on wiring and a film layered under the liner film without using a UV blocking film.例文帳に追加

低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。 - 特許庁

To form a silicon nitride oxidized film as a gate insulating film for preventing boron from punching through, to prevent nitrogen in the silicon nitride oxidized film from being concentrated on the interface of the gate insulating film and a silicon substrate, and to prevent the characteristic defect of a transistor by NBTI in a MIS semiconductor device.例文帳に追加

ＭＩＳ型半導体装置において、ボロンの突抜を防止するために、ゲート絶縁膜としてシリコン窒化酸化膜を形成し、かつシリコン窒化酸化膜中の窒素がゲート絶縁膜とシリコン基板との界面に窒素が集中することを防止し、ＮＢＴＩによるトランジスタの特性不良を防止する。 - 特許庁

To provide a manufacturing method of a semiconductor device to form a versatile high-K gate insulating film, where formation of an interface SiO2 is surely suppressed with no additional failure accompanied while no re- growth of SiO2 is caused even in post processes including formation of a gate insulating film.例文帳に追加

付加的に生じる不具合を何等伴なうことなく界面ＳｉＯ_2形成を確実に抑止することができるとともに、ゲート絶縁膜形成以降の後工程においてもＳｉＯ_2の再成長を起こさない、汎用性の高いＨｉｇｈ−Ｋゲート絶縁膜を形成し得る半導体装置の製造方法を提供する。 - 特許庁

The digital signal of plural bits outputted from an internal circuit is inputted via an internal bus to one of D/A converters 28-34 by a multi- level interface provided n a microcomputer 2, and the digital signal is converted to an analog multi-level signal and outputted to the connected semiconductor integrated circuit device.例文帳に追加

マイクロコンピュータ２に設けられた多値インタフェースが、内部回路から出力された複数ビットのデジタル信号を、内部バスを介してＤ／Ａ変換器２８〜３４のいずれかに入力され、そのデジタル信号をアナログの多値信号に変換して接続された半導体集積回路装置に出力する。 - 特許庁

In the semiconductor device including an N-type MOS transistor 4a and a P-type MOS transistor 4b, a gate electrode 6b of the P-type MOS transistor 4b is configured, with polysilicon containing a P-type dopant as a main material, to contain an N-type dopant in the vicinity of an interface with at least a gate insulating film 5.例文帳に追加

Ｎ型ＭＯＳトランジスタ４ａとＰ型ＭＯＳトランジスタ４ｂを有する半導体装置において、Ｐ型ＭＯＳトランジスタ４ｂのゲート電極６ｂを、Ｐ型ドーパントを含有するポリシリコンを主材料とし、少なくともゲート絶縁膜５との界面近傍にＮ型ドーパントを含有するように構成する。 - 特許庁

In the gallium nitride semiconductor crystal 2, the growth surface becomes a nonpolar surface instead of an N (nitrogen) polar surface and a Ga polar surface, thus reducing the magnitude of an electric field due to the spontaneous polarization and the piezo polarization generated on the interface of p-side GaN/AlGaN and hence avoiding carrier depletion.例文帳に追加

これらの窒化ガリウム半導体結晶２は、その成長表面がＮ（窒素）極性面やＧａ極性面ではなく、無極性面となるので、ｐ側のＧａＮ／ＡｌＧａＮの界面で発生する自発分極やピエゾ分極による電界の大きさを小さくすることができ、キャリア空乏化を回避することができる。 - 特許庁

The battery system electrically connects in parallel an electronic device having a rectifying function such as a rectifier and the like, and rectifying units 30A to 30F comprising at least one of rectifying interfaces such as metal/semiconductor interface and the like, to each of unit cells 10A to 10F electrically connected in series.例文帳に追加

電気的に直列に接続された単位セル１０Ａ〜１０Ｆの各々に対して、整流器などの整流機能を有する電子素子、および、金属−半導体界面などの整流作用を有する界面のうち少なくとも一方よりなる整流部３０Ａ〜３０Ｆを、電気的に並列に接続する。 - 特許庁

To provide a semiconductor device capable of avoiding the occurrence of an undesirable hump phenomenon by a response of drain current Id by gate voltage Vg by a parasitic transistor to be generated in an edge portion of an active region adjacent to an interface between an isolation region and the active region.例文帳に追加

素子分離領域と活性領域との界面に隣接した活性領域のエッジ部分に生じる寄生トランジスタによって、ゲート電圧Ｖｇによるドレイン電流Ｉｄの応答で好ましくないハンプ現象の発生を回避することができる半導体素子半導体素子及びその製造方法を提供する。 - 特許庁

To provide a semiconductor storage device comprising a charge holder to the side wall of the gate electrode, in the structure that the charge holder is allocated lower than the interface between a gate insulating film and a channel region, in order to improve the write operation rate wherein length of the read current path is restricted and read access time is shortened.例文帳に追加

ゲート電極の側壁に電荷保持部を有する半導体記憶装置で、書き込み動作の速度を向上させるために電荷保持部をゲート絶縁膜とチャネル領域との界面よりも下に配置する構造では、読み出し電流経路が長くなることを抑制し、読み出しのアクセス時間を短くする。 - 特許庁

The composite member for semiconductor device is a composite metal plate, where particles of cuprous oxide is dispersed in a copper matrix; the surface of the composite metal plate is covered with a metal layer; and a copper layer whose thickness is at least 0.5 μm is interposed in the interface constituted of the composite metal plate and the metal layer.例文帳に追加

本発明の半導体装置用複合部材は、銅マトリックス中に亜酸化銅からなる粒子を分散させた複合金属板で、該複合金属板の表面が金属層により被覆され、該複合金属板と該金属層とで構成される界面に厚さ０.５μｍ 以上の銅層が介在することを特徴とする。 - 特許庁

In an additional embodiment, an improved removal method of the cured conductive polymer adhesive disclosed as a thermal interface material from electronic parts for reuse or recovery of reusable parts such as an expensive semiconductor element, a heat sink and other module parts is provided.例文帳に追加

付加的な実施形態においては、モジュール組立体、特に、高価格の半導体素子、ヒートシンクその他のモジュール部品の使用可能な部品を再生利用又は回収するために、ここでは熱インターフェース材料として開示される、硬化された伝導性ポリマー接着剤を、電子部品から除去する改善された方法が提供される。 - 特許庁

In this surface acoustic wave element, an electrode 6 serving as an inter-digital transducer is formed on a piezoelectric substrate 1, and the electrode 6 includes the laminate structure of a conductive layer 2 made of metal, and an electronic diffusion suppressing layer 3 constituted of a semiconductor whose potential barrier should be formed on its interface with the conductive layer 2.例文帳に追加

本発明に係る弾性表面波素子は、圧電基板１上にインターディジタルトランスデューサとなる電極６が形成されており、該電極６は、金属からなる導電層２と、該導電層２との界面にポテンシャル障壁を形成すべき半導体からなる電子拡散抑制層３の積層構造を有している。 - 特許庁

To prevent the solidification at the outer peripheral part from being earlier than that at the inside of a crystal, and to inhibit the generation of polycrystals caused by accumulation of dislocations at the inside during growth of the crystal by uniformizing the temperature distribution in the radial direction of the growth interface, in a semiconductor crystal growth process based on a VB method or a VGF method.例文帳に追加

ＶＢ法又はＶＧＦ法による半導体結晶成長方法において、成長界面の径方向の温度分布を均一にすることで、結晶内部に対し外周部が早く固化することを防ぎ、成長途中で転位が内部に集積し多結晶化するのを防止可能にする。 - 特許庁

A memory array part as a DRAM or an SRAM is provided in the package of a memory IC chip as a semiconductor memory device, and in addition to this, a plurality of interface modules corresponding to various memory types such as an SDR, a DDR, a DDR2...a DDR(n), the SRAM, a DPRAM, a FIFO are also provided.例文帳に追加

半導体メモリ装置としてのメモリＩＣチップのパッケージ内に、ＤＲＡＭ又はＳＲＡＭとしてのメモリアレイ部が設けられていることに加え、例えばＳＤＲ、ＤＤＲ、ＤＤＲ２・・・ＤＤＲ（ｎ）、ＳＲＡＭ、ＤＰＲＡＭ、ＦＩＦＯ等の各種のメモリタイプに応じた複数のインターフェースモジュールも設けられているようにする。 - 特許庁

The semiconductor layer has a hetero structure that a first layer (SiGe layer 14) containing at least Si and Ge, and a second layer (Si layers 13, 16) having a composition different from the first layer and containing at least an Si are laminated in such a manner that a carbon exists in the interface region between the first layer and the second layer.例文帳に追加

半導体層は、少なくともＳｉおよびＧｅを含む第１層（ＳｉＧｅ層１４）と、前記第１層と異なる組成を有し、かつ少なくともＳｉを含む第２層（Ｓｉ層１３，１６）と、が積層されたヘテロ構造を有し、前記第１層と前記第２層との界面領域に炭素が存在する。 - 特許庁

To provide a manufacturing method of a thin-film semiconductor device capable of keeping an interface between a gate insulation film and a thin-film conductor layer under good conditions free from the influence of formation of a source/drain electrode and thereby having a fine bottom-gate-bottom-contact type thin-film transistor structure with good characteristics.例文帳に追加

本発明は、ソース／ドレイン電極の形成に影響されることなくゲート絶縁膜と薄膜半導体層との界面を良好な状態に維持することが可能で、これにより微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置の製造方法を提供する。 - 特許庁

To provide an apparatus and a method for manufacturing a compound semiconductor single crystal, whereby a temperature gradient in the direction of crystal growth is increased to enable shaping of a solid-liquid interface into a convex form, by improving the structure of a crucible itself to eliminate need for floating a floating ring or covering with a heat-insulating particle.例文帳に追加

浮遊体リングを浮かべたり断熱性粒子で覆う必要なしに、つまりルツボそれ自体の構造を改善することにより、結晶成長方向の温度勾配を大きくして固液界面を凸化させることを可能とした化合物半導体単結晶の製造装置及び製造方法を提供すること。 - 特許庁

The output buffer circuit 1 is provided with a first level converter circuit 21 for outputting a signal B with a ground and an external output interface power supply potential VDH, defined as amplitude range on the basis of a data input signal A with the ground and a power supply potential VDL, at a semiconductor chip core side defined as an amplitude range.例文帳に追加

出力バッファ回路１は、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とするデータ入力信号Ａに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｂを出力する第１レベルコンバータ回路２１を備えた。 - 特許庁

In the storage system 1, a server 2 and an external input and output port 10 of a semiconductor storage unit 4 are connected with a system bus 2c such as a peripheral bus, memory bus, internal bus, etc., which connects CPU 2a, memory 2b, etc., extending outside as a high speed serial interface 3 which does not convert protocol.例文帳に追加

このストレージシステム１は、サーバ２と半導体ストレージ装置４の外部入出力ポート１０とを、サーバ２内のＣＰＵ２ａ，メモリ２ｂ等を接続する周辺バス，メモリバス，内部バス等のシステムバス２ｃを外部に延長してプロトコル変換を行わない高速のシリアルインタフェース３として接続したものである。 - 特許庁

The insulating gate type semiconductor device comprises an N- base layer 1, a P-type base layer 2, a trench 3 so formed as to penetrate the P-type base layer 2 before reaching a depth D from the interface against the N- base layer 1, and a gate electrode 4 embedded in the trench 3 via a gate insulating film.例文帳に追加

本発明の絶縁ゲート型半導体装置は、Ｎ^-ベース層１と、Ｐ型ベース層２と、このＰ型ベース層２を貫通した後さらにＮ^-ベース層１との界面から深さＤに達するように形成されたトレンチ３と、このトレンチ３の内部に、ゲート絶縁膜を介して埋め込まれたゲート電極４を具備する。 - 特許庁

To provide a solid-state imaging device reducing dark current due to an interface state without forming a hole storing layer made of an impurity diffused layer which needs a heating process at high temperature and allowing sensor placement in a shallow part of a semiconductor substrate so as to improve charge transfer efficiency.例文帳に追加

高温での熱処理プロセスを必要とする不純物拡散層からなるホール蓄積層を設けることなく界面準位に起因した暗電流を低減することが可能で、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供する。 - 特許庁

To provide a photovoltaic device, which is a lamination of a plurality of unit elements having p-n or p-i-n structures made of a silicon-based non-single crystal semiconductor material, with its photovoltaic efficiency enhanced by stabilizing the p/n interface structures for improvement on interfacial characteristics and in film adhesion.例文帳に追加

シリコン系非単結晶半導体材料からなるｐｎ又はｐｉｎ構造を有する複数の単位素子を積層した光起電力素子において、ｐ／ｎ界面の構造を安定させ、界面特性および膜密着性を向上させることにより、光電変換効率の高い光起電力素子を提供する。 - 特許庁

In an additional embodiment, an improved method of removing cured thermoconductive polymer adhesives, disclosed here as thermal interface materials, from electronic components for reclamation or recovery of usable parts of module assemblies, particularly high cost semiconductor devices, heat sinks and other module components, is provided.例文帳に追加

付加的な実施形態においては、モジュール組立体、特に、高価格の半導体素子、ヒートシンクその他のモジュール部品の使用可能な部品を再生利用又は回収するために、ここでは熱インターフェース材料として開示される、硬化された伝導性ポリマー接着剤を、電子部品から除去する改善された方法が提供される。 - 特許庁

To provide a semiconductor light emitting element capable of emitting light with high efficiency by increasing the distance from an interface having lower crystallinity to an active layer by switching V group elements of As and P and suppressing decrease in the crystallinity of the active layer in an AlGaInP resonant cavity LED or a surface emitting laser.例文帳に追加

AlGaInP系のレゾナントキャビティー型ＬＥＤまたは面発光レーザーにおいて、AsとPのＶ族元素の切り換えによる結晶性の低い界面から活性層までの距離を大きくして活性層の結晶性低下を抑制することにより、高効率な発光が可能な半導体発光素子を提供する。 - 特許庁

By filming the reaction-proofing layer composed of SiC or AlN, for example, having a fusing point or thermal resistance higher than that of the semiconductor crystal A on the base wafer (Si wafer), even if the crystal A is grown at a high temperature for a long time, the high temperature reaction part is not formed near a silicon interface.例文帳に追加

下地基板（Ｓｉ基板）上に半導体結晶Ａよりも融点又は耐熱性が高い例えばＳｉＣやＡｌＮ等より成る反応防止層を成膜すれば、結晶Ａを長時間高温で結晶成長させる場合においても、シリコン界面付近に高温反応部が形成されない。 - 特許庁

Consequently, the interface level between the silicon oxide film and the silicon substrate is reduced, through current between the silicon oxide film and the silicon substrate causing charges is suppressed, deterioration of the silicon oxide film is prevented and long term reliability of the semiconductor device is enhanced while increasing the yield thereof.例文帳に追加

これによりシリコン酸化膜とシリコン基板界面の界面準位が低減され、チャージが要因となるシリコン酸化膜とシリコン基板の間の貫通電流が抑制され、シリコン酸化膜の劣化を防止し、半導体装置の歩留まりを向上し、かつ、半導体装置の長期信頼性を向上することが可能となる。 - 特許庁

To provide a pressure-sensitive adhesive sheet which can actualize a high package reliability wherein there is no separation at the adhesive interface and no package cracking, in a package in which a semiconductor chip being reduced in thickness is mounted under severe reflow conditions after exposure to a severe hot and humid environment.例文帳に追加

薄型化しつつある半導体チップを実装したパッケージにおいて、厳しい湿熱環境におかれた後に、厳しいリフロー条件に曝された場合であっても、接着界面の剥離やパッケージクラックの発生がない、高いパッケージ信頼性を実現することができる粘接着シートを提供すること。 - 特許庁

The nitride semiconductor lamination structure part 4 includes sequentially laminated an n^--type GaN layer 5 and an n^+-type AlGaN layer 6 having a different lattice constant from that of the n^--type GaN layer 5 with its parallel face 7 and faces parallel to a +c axial side inclination face 8 and an -c axial side inclination face 9 as a lamination interface 15.例文帳に追加

窒化物半導体積層構造部４は、その平行面７、＋ｃ軸側傾斜面８および−ｃ軸側傾斜面９に平行な面を積層界面１５として順に積層されたｎ^−型ＧａＮ層５およびｎ^−型ＧａＮ層５と格子定数の異なるｎ^＋型ＡｌＧａＮ層６を備えている。 - 特許庁

The capacitive element comprises the bottom electrode 6 formed to supply voltage to a transistor formed in a semiconductor substrate 11, the top electrode 10 formed on the opposite side of the semiconductor substrate 11 from the bottom electrode 6, the capacitive insulation film 9 formed between the top electrode 10 and the bottom electrode 6, and an interface reinforcing layer 7a formed to improve the interfacial characteristics of the capacitive insulation film 9.例文帳に追加

容量素子は、半導体基板１１に形成されたトランジスタへ電圧を供給するために形成された下部電極６と、下部電極６に対して半導体基板１１の反対側に形成された上部電極１０と、上部電極１０と下部電極６との間に形成された容量絶縁膜９と、容量絶縁膜９の界面特性を改善するために形成された界面強化層７ａとを具備する。 - 特許庁

In a semiconductor device, charge accumulated on the interface of an SiO_2 surface protective film 16 and a coating part 23 composed of a silicon resin can be reduced by coating the surface of an SiC pn junction diode 10, and setting the thickness of the surface protective film 16 composed of SiO_2 to 2 μm thereby decreasing the capacitance of the SiO_2 surface protective film 16.例文帳に追加

この半導体装置は、ＳｉＣ ｐｎ接合ダイオード１０の表面を被覆すると共にＳｉＯ_２で作製された表面保護膜１６の膜厚を２μｍにすることによって、ＳｉＯ_２表面保護膜１６の静電容量を下げてＳｉＯ_２表面保護膜１６とシリコン樹脂で作製された被覆部２３との境界面に溜る電荷を低減できる。 - 特許庁

This prober interface device for the semiconductor testing device comprises split GNDs split in DUTs or in preset DUT groups and provided for GND layers on a multi-layered substrate having a prove needle, where a plurality of devices to be tested are tested.例文帳に追加

プローブ針を備える多層基板により、複数個の被試験デバイスを試験する半導体試験装置のプローバインタフェース装置において、多層基板上のＧＮＤ層に対して各ＤＵＴ毎に分割した分割ＧＮＤ、若しくは所定のＤＵＴグループ単位毎に分割した分割ＧＮＤ、を備える半導体試験装置のプローバインタフェース装置。 - 特許庁

A contact for a semiconductor device can be formed by forming a metal on a silicon carbide (SiC) substrate, and annealing an interface location between the metal and the SiC substrate to form a metal-SiC material thereat, while avoiding annealing at a location on the SiC substrate to avoid forming the metal-SiC material thereat.例文帳に追加

炭化珪素（ＳｉＣ）基板上に金属を形成し、この金属とＳｉＣ基板との界面部をアニーリングして、そこに金属−ＳｉＣ材を形成し、ＳｉＣ基板上のある箇所ではアニーリングされないようにして、そこには金属−ＳｉＣ材が形成されないようにすることによって半導体素子のコンタクトを形成することができる。 - 特許庁

To realize a highly reliable semiconductor device having a metallic wiring covered by a low-permittivity film without the low-permittivity film and a metal-diffusion-preventing film exfoliated by improving an adhesion at the interface between the metal-diffusion-preventing film for preventing the diffucion from the metal wiring and the low-permittivity film.例文帳に追加

低低誘電率膜に覆われた金属配線を有する半導体装置において、金属配線からの拡散を防止する金属拡散防止膜と低誘電率膜との界面における密着性を向上させ、低誘電率膜と金属拡散防止膜とが剥離しにくい信頼性が高い半導体装置を実現できるようにする。 - 特許庁

A channel forming process in the method of manufacturing the full depletion type SOI transistor, especially, the NMOS transistor has a process of forming an insulation film on a thin film, a process of forming an additional insulation film for the insulation film, and a process of implanting first conductive type impurities into a part near an interface between a semiconductor thin film and the insulation film.例文帳に追加

完全空乏型ＳＯＩトランジスタ、特にＮＭＯＳトランジスタの製造方法におけるチャネル形成工程において、薄膜上に絶縁膜を形成する工程と、絶縁膜に対し追加絶縁膜を形成する工程と半導体薄膜と絶縁膜との界面近傍に第１導電型の不純物の注入を行う工程を有するようにした。 - 特許庁

In read/write access to an (application specific semiconductor integrated circuit) 3S from a CPU 2, the CPU 2 notifies the ASIC 3S that the read/write access to the ASIC 3S will be made, and an ASIC 3M notifies a serial interface part 312S of the ASIC 3S of access information to be executed by the CPU 2.例文帳に追加

ＣＰＵ２からＡＳＩＣ（特定用途向け半導体集積回路）３Ｓへのデータのリード・ライトアクセスを行う際に、ＣＰＵ２がまずＡＳＩＣ３Ｍに、ＡＳＩＣ３Ｓへリードアクセス又はライトアクセスを行うことを伝え、ＡＳＩＣ３ＭからＡＳＩＣ３Ｓのシリアルインターフェース部３１２Ｓへ、ＣＰＵ２が実行しようとしているアクセス情報を伝える。 - 特許庁

To provide a light emitting element which is sufficiently reducible in element series resistance on a sticking interface and can improve its switching response even when a sticking surface side of a light emission layer part and a transparent conductive semiconductor substrate become (n) types and an InGaP intermediate layer formed on the sticking surface side is made into an (n) type through Si doping.例文帳に追加

発光層部と透明導電性半導体基板との貼り合せ面側がｎ型となり、貼り合せ面側に形成するＩｎＧａＰ中間層がＳｉドーピングによりｎ型とされる場合においても、貼り合せ界面における素子直列抵抗を十分に低減でき、またそのスイッチング応答性も図ることができる発光素子を提供する。 - 特許庁

To provide a protective circuit capable of preventing the malfunction of a device or the deterioration of a semiconductor possessed by the device even in the connection of a host-side device laid in a power supply ON state to an external device with ATAPI as interface laid in a power supply OFF state through a signal line such as control bus or the like.例文帳に追加

ホスト側の装置にのみ電源が入っており、ＡＴＡＰＩをインターフェイスとする外付け用のデバイスには電源が入っていない状態において両者がコントロールバス等の信号線を介して接続された場合であっても、デバイスの誤動作、またデバイスが有する半導体の劣化を防ぐことができる保護回路を提供する。 - 特許庁

When a semiconductor manufacturing system, having a loader chamber 101, an unloader chamber 102, and a plurality of processing chambers 103-106 for depositing a film, and the like, disposed around a carrying chamber 107 is used, a TFT can be processed without being exposing to the atmosphere between each processing step, and each coating interface constituting the TFT can be kept in clean state.例文帳に追加

搬送室１０７を中心にローダ室１０１、アンローダ室１０２、成膜等の複数の処理室１０３〜１０６を有する半導体作製装置を用いることにより各処理工程の間をクリーンルーム大気に曝すことなく処理することができ、ＴＦＴを構成する各被膜界面を清浄に保つことが可能となる。 - 特許庁

The distribution of nitrogen concentration possessed by the side wall 9 in a cross section perpendicular to the one main surface of the semiconductor substrate 1 has a peak at an interface between a polysilicon 9b and an oxide film 9a, and nitrogen is more introduced so as to enable another concentration peak to be located above the above peak and close to the surface of the polysilicon 9b.例文帳に追加

そのサイドウォール９において、半導体基板１の一主面に垂直な方向の断面における濃度分布がポリシリコン９ｂと酸化膜９ａとの界面にピークを有するとともに、このピークの位置より上の位置でポリシリコン９ｂの表面に近傍にさらに濃度のピークを有するように窒素が導入されている。 - 特許庁

To provide a semiconductor integrated circuit device to which a nonvolatile memory and a volatile memory of a serial interface in which a boot program and a main program are stored are connected, for preventing external components from being increased, and for shortening a design period, and for preventing reticle costs from being generated in upgrading a boot program.例文帳に追加

ブートプログラムとメインプログラムとが格納されたシリアルインタフェースの不揮発性メモリと、揮発性メモリとが接続される半導体集積回路装置であって、外部部品の増加を招くことがなく、かつ、設計期間の短縮化を図ることができ、かつ、ブートプログラムの改版時にレチクル費用が発生しないようにした半導体集積回路装置を提供する。 - 特許庁

To provide a defect detector suitable for detecting a defect, such as a void on the bonded interface of transparent substrates composed of a compound semiconductor, which are bonded directly, and a defect detection system capable of surely removing the defect portion in a chip appearance inspection after chip process completion and a defect detection method.例文帳に追加

直接接合により貼り合わされた化合物半導体からなる透明基板の貼り合わせ界面のボイド等の欠陥を検出するのに好適な欠陥検出装置、更にチッププロセス終了後のチップ外観検査において該不良部を確実に取り除くことができる欠陥検出システムおよび欠陥検出方法を提供する。 - 特許庁

In an Insulated Gate Bipolar Transistor (IGBT) provided with a pair of main electrodes (emitter-collector electrodes) and a trench gate electrode 32 controlling the on-off state of the electric current flowing between a pair of the main electrodes, an n-type floating semiconductor region is formed in a body region 28 side from the bonding interface of the body region 28 and a drift region 26.例文帳に追加

一対の主電極（エミッタ・コレクタ電極）と、その一対の主電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えているＩＧＢＴ(Insulated Bipolar Transistor)において、ボディ領域２８とドリフト領域２６の接合界面よりボディ領域２８側にｎ型のフローティング半導体領域が形成されていることを特徴としている。 - 特許庁