「semiconductor interface」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

To provide a semiconductor device equipped with an epitaxial high-κ insulating film which can be reduced in film thickness in terms of SiO_2, improved in heat-resistant properties with its interface characteristics kept excellent, and improve the impurity diffusion resistant-properties.例文帳に追加

エピＨｉｇｈ−κのＳｉＯ_２換算膜厚低減の可能性、良質な界面特性を保持しつつ、耐熱性を向上させ、不純物拡散耐性をも改善させたＨｉｇｈ−κ絶縁膜を有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device, where a leakage current flowing at the interface between a silicon layer and an embedded layer cannot be generated due to the potential difference between the silicon layer and a support substrate in an offset-type transistor being formed on an SOI substrate, and its manufacturing method.例文帳に追加

ＳＯＩ基板に形成したオフセット型トランジスタであって、シリコン層と支持基板との電位差によって、シリコン層と埋め込み酸化膜の界面を流れるリーク電流を発生させない半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device which includes a spacer film which adjusts a radius of a via and an etching stopper film formed on an intervia insulating film and suppresses the occurrence of leakage current in an interface between the spacer film and the etching stopper film, and to provide a method for manufacturing the same.例文帳に追加

ビアの径を調節するスペーサ膜と、ビア間絶縁膜上に形成されたエッチングストッパ膜を有し、スペーサ膜とエッチングストッパ膜の界面におけるリーク電流の発生を抑えた半導体装置、およびその製造方法を提供する。 - 特許庁

To add a metal capable of forming an electric dipole for reducing a threshold voltage at the interface of an oxide film formed on the surface of a semiconductor substrate and a high electric constant insulating film, while suppressing increase in EOT and decrease in carrier mobility.例文帳に追加

ＥＯＴの増大及びキャリア移動度の低下を抑制しつつ、半導体基板表面に形成されている酸化膜と高誘電率絶縁膜との界面に、しきい値電圧を低減する電気双極子を形成可能な金属を添加する。 - 特許庁

Also, the n-type III-V-based compound semiconductor crystal layer includes a region having composition inclination, and a region for r educing gallium composition ratio X toward an opposite direction from a hetero junction interface by GaXIn1-XP (0≤X≤1).例文帳に追加

また、ｎ形ＩＩＩ−Ｖ族化合物半導体結晶層を、組成勾配を有する領域を含む構造、Ｇａ_XＩｎ_1-XＰ（０≦Ｘ≦１）でヘテロ接合界面から反対方向に向けてガリウム組成比Ｘを減少させる領域を含む構造とする。 - 特許庁

Recorder apparatus records material input from a camera 1 to an input interface 28, in a memory pack 6 constituted of randomly accessible semiconductor memories or in a built-in memory 7, and a video play section 24 reproduces the recorded material.例文帳に追加

収録装置は、カメラ１から入力インタフェース２８に入力された素材をランダムアクセス可能な半導体メモリで構成されるメモリパック６または内蔵メモリ７に収録し、上記収録された素材を映像再生部２４により再生する。 - 特許庁

A network switch apparatus, components for such an apparatus, and methods of operating such an apparatus in which data flow handling and flexibility is enhanced by the cooperation of a control point and a plurality of interface processors formed on a semiconductor substrate.例文帳に追加

制御点と、半導体基板上に形成される複数のインタフェース・プロセッサとの協働により、データ・フロー処理及び柔軟性が向上されるネットワーク・スイッチ装置、こうした装置のコンポーネント、及びこうした装置を操作する方法が開示される。 - 特許庁

Consequently, control for supplying the clocks to protocol processing circuits to be used and for interrupting the clocks to protocol processing circuits which are not used is made possible and the power consumption of the interface control semiconductor integrated circuit is reduced.例文帳に追加

したがって、使用すべきプロトコル処理回路にはクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能となり、インタフェース制御半導体集積回路の消費電力を低減することができる。 - 特許庁

To provide a semiconductor device and a method of manufacturing it, where hydrogen is prevented from remaining in a gate insulating film, interface mismatching is restrained from occurring in the gate insulating film, and a transistor can be prevented from varying in a threshold voltage and decreasing in an ON-state current.例文帳に追加

ゲート絶縁膜中への水素残留を防止すると共に、ゲート絶縁膜に界面不整合を発生させず、トランジスタの閾値電圧の変動やオン電流の劣化を防止することができる半導体装置およびその製造方法を提供する。 - 特許庁

In this semiconductor integrated circuit, the level shifter circuit of the multi-power source interface circuit is provided with an enable control function, namely, a logical operation function based on a control signal, and the level shifter circuit can be used also as a prebuffer.例文帳に追加

本発明に係る半導体集積回路は、マルチ電源インタフェース回路のレベルシフタ回路にイネーブル制御機能、即ち、制御信号に基づく論理演算機能を兼備させ、レベルシフタ回路をプリバッファとして兼用可能にしたものである。 - 特許庁

A boron photodiode region 135 is formed in a region selected in a semiconductor substrate 100, and an As photodiode region 145 is formed beneath the boron photodiode region 135 so as to come into contact with an interface of the boron photodiode region 135.例文帳に追加

半導体基板１００の選択された領域にボロンフォトダイオード領域１３５が形成され、このボロンフォトダイオード領域１３５の界面と接するようにボロンフォトダイオード領域１３５の下部にＡｓフォトダイオード領域１４５が形成される。 - 特許庁

To provide a manufacturing method for semiconductor device, capable of completely levelling interface between cobalt silicide layer and silicon layer without preliminarily gaining the thickness of a cobalt silicide layer.例文帳に追加

コバルトシリサイド層の厚みを予め大きく設計しなくても、完成したコバルトシリサイド層とシリコン層との界面を十分に平坦化することができ、プロセスの再現性が良好なコバルトシリサイド電極が得られる半導体装置の製造方法を提供する。 - 特許庁

The hydrogen forms an atomic hydrogen by a catalyst action of a noble metal, such as Pt and Pd, of the gate electrode and performs annealing, and the interface between the semiconductor compound 11 and the gate dielectric 19 is passivated and further defects are repaired.例文帳に追加

水素はゲート電極のＰｔやＰｄのような貴金属による触媒作用により原子状水素を形成しアニールを行い半導体化合物１１とゲート誘電体１９との界面を界面をパッシベートし、更には欠陥を回復する。 - 特許庁

Only connecting pads 3 are collectively arranged on each of the adjacent sides of semiconductor chips 1 and 2; and the input/output interface circuits 5, test pads 6, and external connecting pads 7 are arranged along the other three sides of the chips 1 and 2.例文帳に追加

各半導体チップ１，２の互いに隣接する１辺には、接続用パッド３のみが集まって配置されており、残りの他の３辺に沿って入出力インターフェース回路５や、テスト用パッド６、外部接続用パッド７が配置されている。 - 特許庁

A method is provided to judge whether or not the charge is trapped by the insulating layer or the interface between the semiconductor layer and the insulating layer in accordance with whether or not the threshold voltage and a flat band voltage before and after load is applied are in a predefined range.例文帳に追加

負荷前後の閾値電圧とフラットバンド電圧が一定の範囲内に存在するか否かにより、電荷が絶縁層にトラップされているか、半導体層と絶縁層の界面にトラップされているかを判別する方法を提供する。 - 特許庁

The silicide layer has an interface layer (5) composed of the silicide of at least one kind of metal selected from a group of Er, Gd, Tb, Dy, Ho, Tm, Yb, Lu, and Pt formed on the surface with the semiconductor substrate.例文帳に追加

前記シリサイド層は、前記半導体基板との界面にＥｒ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｔｍ、Ｙｂ、Ｌｕ、およびＰｔからなる群から選択される少なくとも１種の金属のシリサイドからなる界面層（５）を有することを特徴とする。 - 特許庁

To provide a manufacturing method of a thin film semiconductor device in which in-film fixed electric charges in a gate insulating film below a semiconductor thin film as an active layer and an interface level can be lowered without making the gate insulating film thick nor increasing process procedures, and then a bottom gate type TFT with high reliability can be obtained.例文帳に追加

活性層となる半導体薄膜の下層のゲート絶縁膜を厚膜化することなく、かつ工程手順を増加させることなく、当該ゲート絶縁膜中の膜中固定電荷および界面準位を低下させることが可能で、これにより信頼性の高いボトムゲート型ＴＦＴを得ることができる薄膜半導体装置の製造方法を提供する。 - 特許庁

The group III-V nitride semiconductor for use in a photocatalytic oxidation/reduction reaction is characterized by comprising a base layer and a surface layer overlaid thereon each having mutually different semiconductor characteristics forming an interface contacting the base layer and the surface layer, whereby at least the surface layer is made to have a function of accelerating carrier migration.例文帳に追加

III −Ｖ族窒化物半導体は、光触媒酸化還元反応用のIII −Ｖ族窒化物半導体であって、互いに半導体特性の異なる基層およびこの基層に積層された表層を有し、前記基層と前記表層とが接触する界面が形成されることにより、少なくとも表層がキャリア移動促進作用を有することを特徴とする。 - 特許庁

To prevent formation of an anomalously grown layer at the interface between a first layer and a second layer, and to prevent serious degradation of optical output power of a quantum-well semiconductor laser, in forming a III-V compound semiconductor crystal layer comprising two or more kinds of group V elements by a metal-organic vapor phase growth method.例文帳に追加

２種以上のＶ族元素で構成されるＩＩＩ−Ｖ族化合物半導体結晶層を有機金属気相成長方法で形成することに関するもので、第１の層と第２の層との界面に変成層が形成されることを防止し、量子井戸構造半導体レーザの光出力が著しく低下することを防止する。 - 特許庁

To provide a method of manufacturing a semiconductor device by which even when a crystal defect included in a polysilicon film is electrically and substantially inactivated, processing temperature is not limited in subsequent processes, and an excellent interface can be formed between an active layer and a gate insulating layer, and to provide a semiconductor device and an electrooptical device.例文帳に追加

、ポリシリコン膜に含まれる結晶欠陥を電気的に略不活性化させた場合でも、その後の工程での処理温度が限定されることがなく、かつ、能動層とゲート絶縁層との間に良好な界面を形成することができる半導体装置の製造方法、半導体装置および電気光学装置を提供すること。 - 特許庁

The image processing apparatus comprises a first semiconductor substrate provided with a system control section including a CPU, an image expansion circuit, an image processing circuit, and a second semiconductor substrate provided with a multiplexer or a selector for switching the path to a memory interface, and a plurality of memory interfaces for connection with a memory module or a memory device.例文帳に追加

ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。 - 特許庁

Especially, such a method forms the secondary active regions (14a and 14b) through a step to crystallize the secondary single-crystal semiconductor material from a pattern composed of the secondary polycrystal and/or amorphous semiconductor materials as well as an interface region between the pattern and the preselected primary active regions (1a and 1b).例文帳に追加

そのような方法は、特に、多結晶および／またはアモルファス形態の第２の半導体材料から成るパターンおよび前記パターンと予め選択された第１の活性領域（１ａ，１ｂ）との間の界面領域から単結晶形態で第２の半導体材料を結晶化させるステップにより第２の活性領域（１４ａ，１４ｂ）を形成することから成る。 - 特許庁

When the dose of radiation is monitored, off voltage of a TFT, i.e. the depletion bias of a semiconductor layer, is applied to the control electrode of the photoelectric transducer 2 for monitoring and holes stored on the interface between an insulating film and the semiconductor layer are removed simultaneously with the imaging photoelectric transducer by a storage bias being applied to the common electrode bias line.例文帳に追加

放射線量をモニタする際には、モニタ用光電変換素子２の制御電極には半導体層の空乏化バイアスであるＴＦＴのオフ電圧が印加されており、絶縁膜と半導体層の界面に蓄積されたホールは、共通電極バイアスラインに印加する蓄積バイアスにより撮像用光電変換素子と同時に除去される。 - 特許庁

In the semiconductor device 100, a sulfide of 30×10^10 to 2,000×10^10 pcs./cm^2 in terms of S conversion and an oxide of 2 to 20 at% in terms of O conversion exist in a surface layer 12, thereby preventing C from piling up in an interface between an epitaxial layer 22 and the group III nitride semiconductor substrate 10.例文帳に追加

半導体デバイス１００では、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。 - 特許庁

Consequently, the thermal relaxation layer of the soft resin spacer 16 is located between the integrated semiconductor light emitting element body 17 and optical lens 14, and the semiconductor light emitting device can be realized which prevents the interface peeling at each of members against a thermal stress in variation of an external temperature, is high in a light discharge efficiency, and has a high reliability.例文帳に追加

そのため、一体化した半導体発光素子体１７と光学レンズ１４との間に軟質樹脂スペーサ１６による熱応力緩和層を備えたことになり、外部温度変化時の熱応力に対して各部材間の界面剥離を阻止し、光取出し効率の高い、高信頼性の半導体発光装置を実現することができた。 - 特許庁

The method for manufacturing the semiconductor device comprises the steps of forming the gate insulating film 101 on the semiconductor substrate 100, forming a thin silicon layer 102 on the gate insulating film, and forming the metal film 103, having the value of the work function at an interface of the gate insulating film that becomes within a predetermined range on the thin silicon layer.例文帳に追加

半導体装置の製造方法は、半導体基板１００上にゲート絶縁膜１０１を形成する工程と、ゲート絶縁膜上に薄いシリコン層１０２を形成する工程と、この薄いシリコン層上にゲート絶縁膜界面での仕事関数が所定範囲内の値となる金属膜１０３を形成する工程と、を備えたものである。 - 特許庁

The semiconductor memory comprises a field effect transistor using the interface of a ferroelectric film 3 and a semiconductor film 4 as a channel and having a gate electrode 2 to which a voltage for controlling the polarization state of the ferroelectric film 3 is applied, and source and drain electrodes 5 and 6 provided at both ends of the channel and detecting a current flowing on the channel depending on the polarization state.例文帳に追加

強誘電体膜３と半導体膜４との界面をチャネルとする電界効果トランジスタで構成され、強誘電体膜３の分極状態を制御する電圧が印加されるゲート電極２と、チャネルの両端に設けられ、分極状態に応じてチャネルを流れる電流を検出するソース、ドレイン電極５、６とを備えている。 - 特許庁

In a gate insulator capacitor made of MIS structure, a low permittivity layer inhibition layer 2 is interposed between the insulating film 3 made of a material having high permittivity of CeO_2 and a semiconductor substrate 1 to inhibit the generation of a low-permittivity layer such as an SiO_2 at the interface between the insulating film 3 and semiconductor substrate 1, and to inhibit reduction in capacity.例文帳に追加

ＭＩＳ構造からなるゲート絶縁体キャパシタにおいて、ＣｅＯ_2の高い比誘電率の材料からなる絶縁膜３と半導体基板１との間に低誘電率層抑制層２を介在させて、絶縁膜３と半導体基板１との界面にＳｉＯ_2等の低誘電率層が発生することを抑制し、容量低下を抑える。 - 特許庁

Forming an interfacial reaction suppression layer 12 for suppressing an interfacial reaction between the oxide and the nitride between a ZnO single crystal substrate 11 as the oxide and an InGaN semiconductor layer 13 as the nitride can suppress the interfacial reaction between the ZnO single crystal substrate 11 and the InGaN semiconductor layer 13, thereby suppressing the formation of the reaction layer (Al_2ZnO_4) at the interface.例文帳に追加

酸化物であるZnO単結晶基板１１と窒化物であるInGaN半導体層１３との間に、酸化物と窒化物との界面反応を抑制するための界面反応抑制層１２を形成しているので、ZnO単結晶基板１１とInGaN半導体層１３との間での界面反応を抑制でき、その界面に反応層（Al_2ZnO_4）が形成されるのを抑制できる。 - 特許庁

To a semiconductor tester 10 for general use constituted with test signal generation means 52, 53, 54 and 55, a data supply means, a data reading means, judging means and a control means 11, a special control signal generation means 12 and an interface means 13 for testing a semiconductor integrated circuit 16 incorporated BIST circuits 31 to 35 are provided.例文帳に追加

試験信号発生手段５２，５３，５４，５５、データ供給手段、データ読出手段、判定手段及び制御手段１１から構成される汎用的な半導体試験装置１０に対してＢＩＳＴ回路３１〜３５を内蔵した半導体集積回路１６を試験するための専用の制御信号発生手段１２及びインターフェイス手段１３を別個設けた。 - 特許庁

Then, even if after the multilayer structure in a layer above the surface of a silicon semiconductor substrate 2 has been formed, the thermal treatment is carried out and a bond of heavy hydrogen to silicon is cut, heavy hydrogen can be continuously supplied to an interface between source/drain diffusion layers 16, 17 of the silicon semiconductor substrate 2 and a gate insulating film 18.例文帳に追加

すると、シリコン半導体基板２の表面より上層の多層構造を形成した後に熱処理が行われ重水素とシリコンの結合が切断されたとしても、シリコン半導体基板２のソース／ドレイン拡散層１６および１７とゲート絶縁膜１８との間の界面に継続的に重水素を供給できるようになる。 - 特許庁

To provide a transmission/reception circuit with a simple configuration capable of executing two-way communication among the circuits with different operating voltage ranges, a battery protection device, and a semiconductor device interface with respect to the transmission reception circuit for executing communication among the circuits with different operating voltage ranges, the battery protection device, and a semiconductor device.例文帳に追加

動作電圧範囲が異なる回路間で通信を行なうための送受信回路及び電池保護装置並びに半導体装置に関し、簡単な構成で、動作電圧範囲の異なる回路間での双方向通信を可能とした送受信回路及び電池保護装置並びに半導体装置インタフェース回路を提供することを目的とする。 - 特許庁

The method comprises a step of forming a first metal layer 3 on a semiconductor substrate 1 having a diffused layer 2 on the surface, a step of heating it to form an alloy layer 4 on the interface of the semiconductor substrate and the first metal layer and a step of forming a second metal layer 5 on the first metal layer, after the alloy layer is formed.例文帳に追加

表面に拡散層２の形成された半導体基板１上に、第1のメタル層３を形成する工程と、これを加熱して前記半導体基板と前記第1のメタル層の界面に合金層４を形成する工程と、前記合金層を形成した後、前記第1のメタル層上に第2のメタル層５を形成する工程とを備える。 - 特許庁

This invented semiconductor disk device, as its feature, has, in a same housing, at least one nonvolatile semiconductor memory, an external interface device, a memory controller doubling as a file system controller and a data compression/decompression circuit, and has a means for compressing data during the data writing and a means for decompressing the data during the data reading.例文帳に追加

本発明による半導体ディスク装置は、少なくとも一つの不揮発性半導体メモリと外部インターフェース装置とファイルシステムコントローラを兼ねたメモリコントローラとデータ圧縮伸長回路を同一筐体内に備え、データの書き込み時にデータを圧縮する手段、データの読み出し時にデータを伸長する手段を備えることを特徴とする。 - 特許庁

To obtain a method for manufacturing a semiconductor pressure sensor by dicing a wafer, produced by bonding a glass substrate to an SOI substrate on which a diaphragm for detecting pressure is formed, in which the lifetime of a dicing blade is prolonged and chipping is suppressed at the edge of a chip on the bonding interface thereof.例文帳に追加

圧力検出用のダイヤフラムが形成されたＳＯＩ基板とガラス基板とを接合したウェハをダイシングカットする半導体圧力センサの製造方法において、ダイシングブレードの長寿命化、及び、チップの接合界面におけるエッジ部の欠けの抑制を図る。 - 特許庁

To manufacture a semiconductor device whose capacitance of a capacitor is large, which can suppress the occurrence of defects in the interface of a lower metal electrode and a capacitance insulating film and in the film of the capacitance insulating film in the process to form the capacitance insulating film.例文帳に追加

容量絶縁膜を形成する過程で、下部金属電極と容量絶縁膜との界面および容量絶縁膜の膜中における欠陥が生じるのを抑えることができ、キャパシタ容量の大きな半導体装置を製造することを目的とする。 - 特許庁

A method for manufacturing a compound semiconductor device comprises a step of forming a delta-doped layer 112, having impurity concentration higher than that of a collector layer 103 on a region of about 10 nm or smaller, from a heterojunction interface to a set-back layer 104 of a collector layer 103, having a band gap larger than that of a base layer 105.例文帳に追加

ベース層１０５よりもバンドギャップが大きいコレクタ層１０３におけるセットバック層１０４とのヘテロ接合界面から１０ｎｍ程度以内の領域に、コレクタ層１０３よりも不純物濃度が高いデルタドープ層１１２が形成されている。 - 特許庁

To provide a transistor whose manufacturing process is simplified and reduced in cost but which is provided with excellent ON/OFF characteristics, mobility and conductivity under a low-off current low in interface ranking, by employing the same material for the formation of a semiconductor active layer and a gate insulating film.例文帳に追加

半導体活性層およびゲート絶縁膜の形成に用いる材料を同一にすることにより、製造プロセスを簡略化し低コスト化した、界面順位の低い低オフ電流で、良好なオン／オフ特性、移動度、導電率を持つトランジスタを提供すること。 - 特許庁

To provide a light emitting element whose luminescence characteristic is improved by improving the lattice matching of the junction interface of pi junction or pn junction comprising a light emitting layer in the light emitting element having the light emitting layer formed of a zinc oxide system semiconductor.例文帳に追加

酸化亜鉛系半導体からなる発光層を有する発光素子において、該発光層を含むｐｉ接合またはｐｎ接合の接合界面の格子整合性を向上させることによって、発光特性を向上させた発光素子を提供する。 - 特許庁

When a voltage is applied to the control electrode (109), a depletion layer can be generated in the impurity layer (104) under the control electrode (109) during operation of the semiconductor device, so that carriers flow with being separated from the interface between the insulating film (108) and the impurity layer (104).例文帳に追加

制御電極（１０９）に電圧を印加すると、半導体装置の動作中に制御電極（１０９）の下の不純物層（１０４）に空乏層を発生させることができ、キャリアは絶縁膜（１０８）と不純物層（１０４）の界面から離れて流れる。 - 特許庁

To provide a solid-state imaging apparatus capable of reducing a dark current caused by an interface state without preparing a hole accumulation layer made of an impurity diffusion layer, and thereby capable of arranging a sensor on a shallow position of a semiconductor substrate and improving charge transfer efficiency.例文帳に追加

不純物拡散層からなる正孔蓄積層を設けることなく界面準位に起因した暗電流を低減でき、これにより半導体基板の浅い位置にセンサを設けて電荷転送効率の向上が図られた固体撮像装置を提供する。 - 特許庁

To neutralize detrimental effects of charges at a interface between an insulating layer including an oxide film and a semiconductor layer in edge terminations for silicon carbide devices, and reduce the effect of the oxide film charges, or eliminate the sensitivity against the oxide film charges, at a multiple floating guard ring termination.例文帳に追加

炭化ケイ素デバイスのためのエッジ終端構造において、酸化膜などの絶縁層の境界面電荷の悪影響を中和し、多重フローティングガードリング終端では、この酸化膜電荷の変化に対する影響を少なくし、又は影響をなくす。 - 特許庁

In a semiconductor substrate where an SiGe layer 2 is formed on an Si substrate 1, a crystal defect region 6 or a structure region 6a for facilitating generation or concentration of dislocation is formed on the interface of the Si substrate 1 and the SiGe layer 2.例文帳に追加

Ｓｉ基板１上に、ＳｉＧｅ層２が積層された半導体基板において、Ｓｉ基板１とＳｉＧｅ層２との界面に、転位を発生あるいは集中し易くするための結晶欠陥領域６あるいは構造領域６ａが形成されている。 - 特許庁

By using a completely new insulating film called this phosphorus nitride film, an insulating film can be formed which has low tension/low interface state density as compared with the conventional insulating film, and high reliability process suitable for compound semiconductor can be constituted.例文帳に追加

この窒化リン膜という全く新奇な絶縁膜を用いることにより、従来の絶縁膜に比して、低応力・低界面準位密度の絶縁膜の形成を可能とし、化合物半導体に適した高信頼性プロセスを構築することが可能となる。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁