「semiconductor interface」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

By the formation of the fine projections, the reflection of light, occurring on the surface of the semiconductor substrate or the film interface where the refractive index in the inside differs, can be reduced drastically, thus obtaining a solid-state image pickup device, having small loss in the quantity of incident light and the superior sensitivity characteristics.例文帳に追加

微細突起の形成により、パッシベーション膜、半導体基板表面もしくは内部の屈折率が異なる膜界面で起きる光の反射を極めて小さくできるため入射光量の損失が小さく感度特性に優れた固体撮像装置が得られる。 - 特許庁

By installing the inner semiconductor 20 in the vicinity of the inside of the electric wire where gaps are apt to to be formed, the minute gaps on the interface of the conductor 10 and the insulating layer 30 are filled, and the generation of the partial discharge can be suppressed.例文帳に追加

曲げによりギャップの生じやすい電線の内側付近、つまり導体１０と絶縁層３０との間に内部半導電層２０を設けることで、導体１０と絶縁層３０との界面における微小なギャップを埋め、部分放電の発生を抑制することができる。 - 特許庁

To provide a highly reliable semiconductor circuit board having a thick copper pattern layer and exhibiting excellent heat cycle resistance in which thermal stress due to difference of the coefficient of thermal expansion between a copper pattern and an insulating substrate is suppressed, stripping of the bonding interface between the copper pattern and the insulating substrate or cracking of the insulating substrate is retarded.例文帳に追加

銅パターンと絶縁基板の熱膨張係数差による熱応力が小さく、銅パターンと絶縁基板の接合界面の剥離や絶縁基板２の割れが生じ難く、銅パターン層が厚く、耐ヒートサイクル性に優れた高い信頼性を有する半導体回路基板を提供すること。 - 特許庁

To provide a display device, reduced in the defect density of an interface between a gate insulating film and a polycrystalline semiconductor film of a channel region while having the TFT (thin film transistor) characteristics of high performance by improving the breakdown voltage of a gate insulating film, and the manufacturing method of the display device.例文帳に追加

ゲート絶縁膜と多結晶半導体膜のチャネル領域との界面の欠陥密度を低減させると供に、ゲート絶縁膜の耐圧を向上させて高性能なＴＦＴ特性を有する表示装置及び表示装置の製造方法を提供すること。 - 特許庁

However, in this case, Si of high concentration is deposited on the P-clad layer and a P-clad layer interface directly below the oxide film, these layers are turned into N-type, positive holes which flowed into a P-block layer are injected effectively into the active layer, and a semiconductor laser having superior oscillation characteristic can be realized.例文帳に追加

ただし、この場合ｐクラッド層と酸化膜直下のｐクラッド層界面には高濃度のＳｉが析出し、ｎ転しｐブロック層に流れ込んでいた正孔が有効に活性層に注入され、良好な発振特性を有する半導体レーザを実現できる。 - 特許庁

A scan signal Scan 1 for controlling a stress voltage to be inputted or not to be inputted at a burn-in test time and a scan signal Scan 2 for controlling the stress voltage to be inputted or not to be inputted to an interface circuit part are inputted to the semiconductor devices 1 constituting each row on the test board 2.例文帳に追加

また、テストボード２上で各行を構成する半導体装置１には、バーンインテスト時におけるストレス電圧の入力のオン／オフを制御するスキャン信号Ｓｃａｎ１及びインタフェース回路部へのストレス電圧の入力のオン／オフを制御するスキャン信号Ｓｃａｎ２が入力される。 - 特許庁

A nonvolatile memory cell 1 includes a channel 5 constituted of an organic semiconductor, a gate insulating film 3 and a transistor structure constituted of a gate electrode, a source electrode and a drain electrode, and a trap 8 of carrier is formed on or near an interface of the channel 5 and the gate insulating film 3.例文帳に追加

不揮発性記憶素子１は、有機半導体からなるチャンネル５とゲート絶縁膜３とゲート電極とソース電極とドレイン電極とからなるトランジスタ構造を有し、チャンネル５とゲート絶縁膜３との界面又は界面近傍に、キャリアのトラップ８が形成されている。 - 特許庁

Although air bubbles are generated on a bottom wall of the groove part 20 by a heat from the semiconductor element, the coolant is supplied continuously to the interface of air bubbles through a capillary phenomenon so that not only nuclear boiling state is maintained, since a burn-out state can be suppressed, as much as possible, the cooling apparatus can be cooled efficiently.例文帳に追加

半導体素子からの熱で溝部２０の底壁に気泡が発生するが、気泡の界面に毛細管現象で冷媒が継続的に供給されるので、核沸騰状態が維持され、バーンアウト状態となることを極力抑制することができるため、効率よく冷却される。 - 特許庁

By this setup, an SiO2 insulating film forming region which serves as a source to generate hydrogen that produces a surface potential level is reduced to an irreducible minimum, atomic hydrogen is less generated even in a radiation environment, and an interface state density is restrained from being generated, so that a semiconductor device of this constitution can be prevented from deteriorating in characteristics.例文帳に追加

これにより界面準位を生成する水素の発生源となるSiＯ_2 絶縁膜の形成領域を必要最低限の領域のみとし、放射線環境下でも原子状水素の発生を低減し、界面準位の生成を抑制して特性劣化を防止する。 - 特許庁

To improve the yield of production of an entire-area single crystal by preventing the surface of a melt at the solid-liquid interface from becoming concave by specifying the relationship between the length of the non-heat-generating region of a heater and the liquid phase height of the raw material melt in a method for producing a compound semiconductor single crystal by the LEC method.例文帳に追加

ＬＥＣ法による化合物半導体単結晶の製造方法において、ヒータの非発熱領域長さと原料融液の液相高さとの関係を規定することにより、固液界面の融液面に対する凹面化を防ぎ、全域単結晶の生産歩留りを向上させる。 - 特許庁

To provide the manufacturing method of a semiconductor device in which interface state mass density can be inhibited at a low value by forming a first gate insulating film by a plasma oxidation and excellent device characteristics having a quick stable response time can be obtained.例文帳に追加

本発明は、第１ゲート絶縁膜の形成をプラズマ酸化によって行うことにより、界面準位密度を低く抑えることができ、応答時間が早く安定した良好なデバイス特性を得ることができる半導体装置の製造方法を提供を提供することを課題とする。 - 特許庁

To provide an interface circuit for allowing a circuit which outputs a clock signal to correctly receive reception data regardless of wiring delay/IO cell delay in transmitting/receiving data in synchronization with a single clock signal, and to provide a semiconductor device provided with the same.例文帳に追加

本発明は、単一のクロック信号に同期してデータの送受信を行う際に、クロック信号を出力する回路が配線遅延・ＩＯセル遅延によらずに受信データを正しく受信することができるインタフェース回路及びそのインタフェース回路を備えた半導体装置を提供する。 - 特許庁

A semiconductor integrated circuit LSI mountable to a disk drive recording/reproducing device 0001 includes: a signal processor 0107 of an RF signal read from a pickup; a servo controller 0106 responsive to a servo error signal read from the pickup; a memory controller 0108; and an external interface 0110.例文帳に追加

ディスクドライブ記録再生装置０００１に搭載可能な半導体集積回路ＬＳＩは、ピックアップから読み出されるＲＦ信号の信号処理部０１０７、ピックアップから読み出されるサーボ誤差信号に応答するサーボ制御部０１０６、メモリ制御部０１０８、外部インターフェース０１１０を含む。 - 特許庁

A surface plasmon resonance is excited by the incident light by means of the first and second electrodes disposed periodically and three-dimensionally, and photons containing near field light are excited at an interface between at least one of the first and second electrodes and a semiconductor by the excited surface plasmon.例文帳に追加

周期的かつ立体的に配置された第１および第２の電極によって入射光により表面プラズモン共鳴が励起され、励起された表面プラズモンによって第１および第２の電極の少なくとも一方と半導体との界面に近接場光を含むフォトンが励起される。 - 特許庁

The semiconductor equipment operates so that a bus interface converts the data received from the device driver via the bus to the predetermined format packet and a packet interpreter writes the packet converted into an internal register after the packet converted is converted to the data that matches the internal register of basic circuits.例文帳に追加

また、半導体装置は、バスインタフェースにより、デバイスドライバからバスを介して受信したデータを所定フォーマットのパケットに変換し、パケットインタプリタにより、変換後のパケットを基本回路の内部レジスタに適合するデータに変換して内部レジスタへ書き込むように動作する。 - 特許庁

In the load port 2 which becomes an interface when wafers are supplied to a semiconductor processing device 3, a sliding mechanism which slides in the direction perpendicular to a carrier transporting direction is provided on a carrier base CB which transports a carrier housing wafers toward the pod opener 22 which automatically opens/closes the carrier.例文帳に追加

半導体プロセス装置３にウェハを供給する際のインターフェイスであるロードポート２において、ウェハを格納するキャリアを自動で開閉する機構であるポッドオープナー２２にむけてキャリアを搬送するキャリアベースＣＢに、搬送方向と直交する方向にスライドするスライド機構を備える。 - 特許庁

In the semiconductor light-receiving element (APD: avalanche photodiode) 11, a low carrier-concentration or undoped InP tunnel-current suppression layer 24 is formed between an n-InGaAsP optical absorption layer 23 and an n-InP multiplication layer 25, and the concentration of carriers near a hetero-interface is suppressed.例文帳に追加

半導体受光素子（ＡＰＤ）１１では、ｎ−ＩｎＧａＡｓＰ光吸収層２３とｎ−ＩｎＰ増倍層２５との間に、低キャリア濃度又はノンドープのＩｎＰトンネル電流抑制層２４が形成されているため、ヘテロ界面近傍でのキャリア濃度が抑えられる。 - 特許庁

To provide a method of manufacturing a semiconductor device whereby no damage is caused to an Si substrate, controllability of high melting point metallic silicide (Ti silicide)/Si interface is improved, junction leakage is reduced, thin junction is formed, and thermal stability of a silicide film is improved.例文帳に追加

Ｓｉ基板にダメージを与えることがなくなり、高融点金属シリサイド（Ｔｉシリサイド）／Ｓｉ界面の制御性をよくし、接合リークを低減し、浅い接合形成を可能にし、シリサイド膜の熱的安定性を向上させ得る半導体装置の製造方法を提供する。 - 特許庁

To provide a method by which an insulated gate semiconductor device is improved in hot carrier resistance by suppressing the occurrence of a charge capturing level and an interfacial level in a gate insulating film caused by nitrogen introduced into the film and the interface of the film.例文帳に追加

絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置に関し、ゲート絶縁膜中および界面へ導入された窒素に起因するゲート絶縁膜中の電荷捕獲準位及び界面準位の発生を抑制し、ホットキャリア耐性を向上する。 - 特許庁

To provide a method of easily manufacturing a semiconductor device which is improves in adhesion or the strength near an interface between a layer insulating film formed using a low dielectric constant film and other insulating film provided by being directly or indirectly laminated thereon.例文帳に追加

低比誘電率膜を用いて形成される層間絶縁膜とこれに直接または間接的に積層して設けられる他の絶縁膜との界面付近における密着性や強度が向上された半導体装置を容易に製造することができる半導体装置の製造方法を提供する。 - 特許庁

A gate insulating film 6 and a gate electrode 8 are laminated on a semiconductor channel forming region 1a provided onto the surface of a substrate, and a charge storage means (a carrier trap in a nitride film 12 and near to an interface with a top insulating film) which is dispersed in a two-dimensional manner in the gate insulating film 6 is provided.例文帳に追加

基板表面に設けられた半導体のチャネル形成領域１ａ上にゲート絶縁膜６とゲート電極８が積層され、ゲート絶縁膜６内に平面的に離散化された電荷蓄積手段（窒化膜１２膜中、およびトップ絶縁膜との界面付近のキャリアトラップ）を有する。 - 特許庁

To provide a semiconductor device which is improved in connection reliability when mounted on a mounting substrate by suppressing growth of a brittle inter-metal compound formed on an interface between a bump and a conductive layer to prevent development of cracking and peeling at a periphery of the bump and, therefore, disconnection and shorting of a circuit.例文帳に追加

バンプと導電層との界面に形成される脆い金属間化合物の成長を抑制することにより、バンプ周辺でのクラックや剥離の進展、ひいては回路の断線や短絡を防止し、実装基板に実装した際の接続信頼性が向上した半導体装置を提供する。 - 特許庁

In a semiconductor integrated circuit device 4 for use in a battery monitoring module 3, an MCU 10 has an I2C control block 12 for controlling serial communications such as the I2C, and an analog front-end 11 has an input/output buffer 13 serving as an interface of the I2C control block 12.例文帳に追加

バッテリ監視モジュール３に用いられる半導体集積回路装置４において、ＭＣＵ１０には、Ｉ２Ｃなどのシリアル通信の制御を行うＩ２Ｃ制御ブロック１２を有しており、アナログフロントエンド１１は、Ｉ２Ｃ制御ブロック１２のインタフェースとなる入出力バッファ１３を有している。 - 特許庁

An optical distance D1 of a semiconductor layer 47 satisfies (2×D1)/λ=(1/2π)Φ1+N (N: an integer larger than 0), where Φ1 represents a phase shift amount on an interface formed with an insulating film 46s, and λ represents the center wavelength of incident light H.例文帳に追加

半導体層４７の光学的距離Ｄ１が、絶縁膜４６ｓとの界面における位相シフト量Φ１、および、入射する光Ｈの中心波長λとの関係において、（２×Ｄ１）／λ＝（１／２π）Φ１＋Ｎ（Ｎは、０以上の整数）を満たすように形成する。 - 特許庁

To provide an apparatus for growing a compound semiconductor single crystal by an LEC method, which prevents the solid-liquid interface from becoming a surface recessed toward a melt and improves the production yield of the whole area single crystal by specifying the relation between the internal circumference and the total length of each slit width of a cylindrical heater.例文帳に追加

円筒形ヒータの内周とスリット幅合計長さの関係を規定することにより、固液界面の融液面に対する凹面化を防ぎ、全域単結晶の生産歩留りを向上し得るＬＥＣ法による化合物半導体単結晶成長装置を提供すること。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

To realize a semiconductor device and a method for manufacturing the same, capable of conducting a high speed operation by reducing an interface contact resistance between a high melting point metal layer and a silicon layer, in a laminated gate electrode and wiring structure of the high melting point metal layer, a metal barrier layer and the silicon layer.例文帳に追加

高融点金属層／金属バリア層／シリコン層の積層ゲート電極・配線構造において、高融点金属層とシリコン層間の界面接触抵抗を低減し、高速動作を可能にする半導体装置及びその製造方法を実現することにある。 - 特許庁

To reduce leakage of an interference signal to the frequency band of a transmission signal for communication of DCS1800 and PCS1900 caused by the higher harmonic wave of a system reference clock pulse output signal to be supplied to a baseband LSI from the digital interface of a semiconductor integrated circuit for RF communication.例文帳に追加

ＲＦ通信用半導体集積回路のディジタルインターフェースからベースバンドＬＳＩに供給されるシステム基準クロックパルス出力信号の高調波によるＤＣＳ１８００とＰＣＳ１９００の通信用送信信号の周波数帯域への妨害信号の漏れ込みを低減すること。 - 特許庁

To provide an effective solder material by which, an excess interface- reaction caused when a chip component is attached to a package by soldering is controlled, or, in manufacturing, damage caused from a thermal and mechanical variation in operation is prevented, thereby, a semiconductor having a high yield of manufacture and reliability can be attained.例文帳に追加

チップ部品を載置部材にろう付けして固着する際の過剰な界面反応を抑制すると共に、製造時、あるいは、運転時の熱的および機械的な変化によるろう付け部の破損を防ぎ、製造歩留りや信頼性の高い半導体装置を得るに有効なろう材の提供。 - 特許庁

To provide a semiconductor device, in which an increase of a chip area is restricted, failure of a depression type MOS transistor for output of a step-down circuit is prevented, and is capable of realizing an operation lower limit test of an internal circuit that operates by voltage lower than operating voltage of an external interface circuit, and a method of testing thereof.例文帳に追加

チップ面積の増加を抑え、また降圧回路の出力用デプレッション型ＭＯＳトランジスタの破壊を防ぎ、外部インタフェース回路の動作電圧より低い電圧で動作する内部回路の動作下限テストを実現することができる半導体装置、およびそのテスト方法を提供する。 - 特許庁

An epitaxial layer 2 is grown on a high-resistance semiconductor substrate 1 containing high-concentration interstitial oxygen and thereafter, the substrate 1 is heat treated at a high temperature in an oxidizing atmosphere, and an SiO2 layer type region 3 is deposited in the interface between the substrate 1 and a layer 2.例文帳に追加

高濃度の格子間酸素を含んだ高抵抗の半導体基板１にエピタキシャル層２を成長させたのち、半導体基板１を酸化性雰囲気中で高温で熱処理し、半導体基板１とエピタキシャル層２との界面にＳｉＯ_2の層状領域３を析出させる。 - 特許庁

A semiconductor device includes: plural core chips CC0 to CC7 mutually stacked and each having a through electrode TSVW for transmitting write data and a through electrode TSVR for transmitting read data; and an interface chip IF connected to the core chips CC0 to CC7 in a common manner.例文帳に追加

ライトデータを伝送する貫通電極ＴＳＶＷとリードデータを伝送する貫通電極ＴＳＶＲとをそれぞれ有する互いに積層された複数のコアチップＣＣ０〜ＣＣ７と、これらコアチップＣＣ０〜ＣＣ７に共通接続されたインターフェースチップＩＦとを備える。 - 特許庁

To provide a thin film semiconductor device which can constitute a low voltage circuit by improving the unevenness of Vth of a transistor formed in an active layer having a large interface level of a polysilicon or the like by performing a channel impurity density of a low Vth and a high concentration, and to provide a method for manufacturing the same.例文帳に追加

低いＶｔｈと高濃度のチャネル不純物濃度を達成し、ポリシリコン等の界面準位の大きい活性層に形成したトランジスタのＶｔｈのばらつきを改善して低電圧回路の構成を可能にする薄膜半導体装置及びその製造方法の提供。 - 特許庁

In this way, particularly in a MOS transistor, it is possible to increase the quality of the interface between the dielectric region and the semiconductor substrate, obtain the dielectric region impermeable to the impurity atom from the gate region, and obtain the thickness substantially equal to that of the stacked dielectric film.例文帳に追加

このように特にMOSトランジスタにおいては、誘電体領域と半導体基盤との界面が高品質化され、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域が得られ、堆積される誘電体膜に実質等しい厚さが得られる。 - 特許庁

Then, in a secondary packaging for embedding an external heat sink 40 to a heat sink connection part 13, the stress-absorbing part 16 relaxes the propagation of stress being generated by the secondary packaging, thus preventing stress distortions from being generated at the junction interface between the support plate 10 and the semiconductor element 20.例文帳に追加

そして、放熱板結合部１３に外部放熱板４０をはめ込む２次実装時において、応力吸収部１６はこの２次実装により発生する応力の伝搬を緩和するので、応力歪みが支持板１０と半導体素子２０との接合界面に発生しない。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

Then, a recombination level with a hydroxyl group in the vicinity of an interface of the semiconductor can be reduced while hydrogen atoms through hydrogen process are conducted to the transistor.例文帳に追加

トランジスタの活性領域であるゲート電極４の上方領域は、第１ストッパー窒化膜７が取り除かれており、水分が上方に拡散できるため、水酸基による半導体基板界面近傍での再結合準位を減少させ、水素処理による水素原子がトランジスタへ導かれる。 - 特許庁

To provide a laminated optoelectric converter in which incident light quantity control effect is attained by providing an intermediate layer between the optoelectric conversion layers, and the optoelectric conversion efficiency is enhanced by reducing carrier recombination on the interface of the intermediate layer and a semiconductor layer, and also to provide its fabrication process.例文帳に追加

光電変換層の間に中間層を設けて上記入射光量制御効果を得るとともに、中間層と半導体層の界面におけるキャリア再結合を低減し、光電変換効率を向上させた積層型光電変換装置及びその製造方法を提供する。 - 特許庁

At this time, the semiconductor device has the substrate surface 25 treated with the chemicals to prevent a film from being formed on an interface between the substrate 8 and polysilicon film 32, and the heat treatment for diffusing impurities into the substrate 8 from the polysilicon film 32 can be completed at lower temperature or in a shorter time.例文帳に追加

このとき、半導体装置は、基板表面２５が薬液で処理されることにより、基板８とポリシリコン膜３２との界面に膜が形成されることが防止され、ポリシリコン膜３２から基板８に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。 - 特許庁

That is, since the pn junction interface of a p-type semiconductor crystal layer 103 and the first non p-type layer 104 is raised higher than the other part under a gate electrode G, the thickness of the first non p-type layer 104 is thinner than the other part under the gate electrode G.例文帳に追加

即ち、ｐ型半導体結晶層１０３と第１非ｐ型層１０４とのｐｎ接合界面がゲート電極Ｇの下において他の部位よりも高く盛り上がっているために、第１非ｐ型層１０４の膜厚はゲート電極Ｇの下では他の部位よりも薄くなっている。 - 特許庁

In the III-V compound semiconductor crystal comprising In and Al, carbon of 1×10^17 cm^-3 or more is contained as a dopant, and the composition variation of In is made within 10%, the height difference of a recess and a projection of an interface in a growth direction is made 5 nm or less and an S parameter is made 0.535 or less.例文帳に追加

ＩｎとＡｌを含有するIII−Ｖ族化合物半導体結晶において、ドーパントとして１×１０^17cm^-3以上の炭素を含有させ、Ｉｎの組成変動を１０％以内、成長方向の界面の凹凸の高低差を５ｎｍ以下、Ｓパラメータを０．５３５以下とする。 - 特許庁

The semiconductor device is constructed in such a manner that a back metal electrode film 7a on the back of the semi-insulating GaAs substrate 1 is ohmic-joined with the semi-insulating GaAs substrate 1, and a side metal electrode film 7b on the side of a via hole 6 is ohmic-joined on the interface with the semi-insulating GaAs substrate 1.例文帳に追加

半絶縁性GaAs基板１の裏面に形成された裏面金属電極膜７ａが、半絶縁性GaAs基板１とオーミック接合し、バイアホール６の側面に形成された側面金属電極膜７ｂが、半絶縁性GaAs基板１との界面でオーミック接合した構造とする。 - 特許庁

A system-on-chip for semiconductor design IP comprises an interface part for receiving scan data, a decryption part for decrypting encrypted signature data, and an anti-virus engine for determining the presence of virus in the scan data by utilizing the decrypted signature data.例文帳に追加

本発明の半導体設計ＩＰ用システムオンチップは、スキャン用データを受信するインタフェース部と、暗号化されたシグネチャーデータを復号化する復号化部と、前記復号化されたシグネチャーデータを利用して、スキャン用データにウイルスが存在しているかどうかを判断するアンチ−ウイルスエンジンとを備える。 - 特許庁

In the insulating film structure formed with, on a substrate 1 of a wideband gap semiconductor material, an insulating film 4 using a silicon dioxide film ≥90% at a composition ratio as a matrix, and mainly formed of nitrogen ≤10% includes a transition region where a silicon composition ratio and a carbon composition ratio rapidly change in the vicinity of an interface between the insulating film 4 and the wideband gap semiconductor material substrate 1.例文帳に追加

ワイドバンドギャップ半導体材料の基板１上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜４を形成した絶縁膜構造体であって、絶縁膜４とワイドバンドギャップ半導体材料基板１との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有する。 - 特許庁

In the semiconductor device 100, a surface 10a has a specific plane orientation, and a sulfide of 30×10^10 to 2,000×10^10 pcs./cm^2 in terms of S conversion and an oxide of 2 to 20 at% in terms of O conversion exist in a surface layer 12, thereby preventing C from piling up in an interface between an epitaxial layer 22 and the group III nitride semiconductor substrate 10.例文帳に追加

半導体デバイス１００では、表面１０ａが特定の面方位を有した上で、Ｓ換算で３０×１０^１０個／ｃｍ^２〜２０００×１０^１０個／ｃｍ^２の硫化物、及び、Ｏ換算で２ａｔ％〜２０ａｔ％の酸化物が表面層１２に存在することにより、エピタキシャル層２２とＩＩＩ族窒化物半導体基板１０との界面においてＣがパイルアップすることを抑制できる。 - 特許庁