「semiconductor interface」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide a semiconductor integrated circuit having such constitution that increase in a signal delay time and extension of a chip size which are caused by insertion of a level shifter circuit to a multi-power source interface circuit can be suppressed.例文帳に追加

マルチ電源インタフェース回路のレベルシフタ回路挿入による信号遅延時間の増加及びチップサイズの拡大を非常に小さく抑制することが可能な構成の半導体集積回路を提供する。 - 特許庁

The semiconductor optical function device includes a semiconductor substrate provided with a substrate edge surface, an optical waveguide formed on the semiconductor substrate, a non-waveguide region formed at least between the optical waveguide and the a substrate edge surface, an insulation region provided with a semiconductor interface that is formed around the optical waveguide and is in contact with the non-waveguide region on a side of the substrate edge surface.例文帳に追加

本発明に係る半導体光機能デバイスは、基板端面を有する半導体基板と；前記半導体基板上に形成された光導波路と；前記半導体基板上において、少なくとも前記光導波路と前記基板端面との間に形成された非導波領域と；前記光導波路の周囲に形成され、前記基板端面側に前記非導波領域と接する半導体界面を有する絶縁領域とを備える。 - 特許庁

An insulating film 211 is provided on one surface side of a single crystal semiconductor substrate 200 to implant hydrogen ion into the single crystal semiconductor layer 200 from the side of the insulating film 211 to form a separating layer 212 therein, then, the hydrogen ion is implanted into the single crystal semiconductor substrate 200 from the side of the insulating film 211 to form a defective layer 213 in an interface with the insulating film 211.例文帳に追加

単結晶半導体基板２００の一方面側に絶縁膜２１１を設け、絶縁膜２１１側から単結晶半導体層２００中に水素イオンを注入し、内部に剥離層２１２を形成し、絶縁膜２１１側から単結晶半導体基板２００中に水素イオンを注入し、絶縁膜２１１との界面に欠陥層２１３を形成する。 - 特許庁

In this semiconductor memory device, transistors and thin film capacitors in which any or all of capacitor insulation films are composed of a high dielectric constant film or a ferroelectric film 108 are integrated on a semiconductor substrate 101, and an interface between the semiconductor substrate and a gate insulation film 104 of the transistors contains heavy hydrogen at a greater ratio than that of the heavy hydrogen existing in the natural world to hydrogen.例文帳に追加

半導体基板上に、トランジスタと、容量絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電体膜から成る薄膜キャパシタが集積化された半導体記憶装置において、該半導体基板と該トランジスタのゲート絶縁膜との界面に自然界に存在する重水素と水素の比率よりも大きな比率で重水素を含有することを特徴とする。 - 特許庁

This semiconductor integrated circuit is equipped with an output interface 10 capable of setting each of a plurality of output terminals in some state of a plurality of signal levels or in high impedance, and this is constituted so that the output data may be outputted from the output interface 10, constituted of a multivalued signal taking either the plurality of signal levels or the high impedance.例文帳に追加

複数の出力端子の各々を複数の信号レベルのいずれかの状態またはハイインピーダンス状態にすることが可能な出力インターフェース１０を備え、出力データが、上記の複数の信号レベルとハイインピーダンスのいずれかをとる多値信号により構成されて出力インターフェース１０から出力されるように構成する。 - 特許庁

Time-division serial signals related to the select signal TMS and input signal TDI are generated by an external signal conversion circuit 107 in the interface circuit 106 and inputted into the semiconductor device 103 via an interface signal terminal 109CD, then divided by an internal signal conversion circuit 108, and transmitted to a TAP controller 105.例文帳に追加

インターフェース回路１０６内の外部信号変換回路１０７によって、テストモードセレクト信号ＴＭＳ及びシリアルデータ入力信号ＴＤＩに関する時分割シリアル信号を生成し、インターフェース信号端子１０９ＣＤを介して半導体装置１０３に入力し、内部信号変換回路１０８によって分割してＴＡＰコントローラ１０５へ伝送する。 - 特許庁

To solve the problem of a semiconductor device constituted to include a plurality of wiring layers covering the highest wiring layer with a protection film that when a cavity is formed among wires to reduce wiring capacitance, junction interface is formed within the protection film at the upper part of the cavity, and the wiring is corroded with water invaded through the junction interface.例文帳に追加

複数の配線層を有し、最上の配線層を保護膜で覆って構成される半導体装置において、配線容量低減のために配線間に空洞を形成した場合、空洞上方の保護膜中に接合界面が形成され、その接合界面を通して浸入した水分によりはいせんが腐食する問題を解決する。 - 特許庁

To form an FET having good characteristics by raising the concentration of nitride in the vicinity of the surface of a gate insulating film on the side reverse to the interface of the gate insulating film and a silicon substrate, while suppressing diffusion of nitrogen to the vicinity of the interface, in a process for fabricating a semiconductor device by forming a gate insulating film containing nitrogen on the silicon substrate.例文帳に追加

シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート絶縁膜のシリコン基板との界面付近への窒素の拡散を抑制しつつ、界面とは逆側のゲート絶縁膜の表面付近の窒素濃度を高めることにより、良好な特性を有するＦＥＴを形成する。 - 特許庁

To provide a manufacturing method for semiconductor devices whereby there is so improved the adhesiveness of the interface between a silicon nitride film of a passivation film formed by a plasma CVD method, and a foundational insulating film of a silicon oxide film formed by a plasma CVD method using especially a TEOS gas as its raw material as to be able to prevent the interface from peeling in post-processes.例文帳に追加

パッシベーション膜であるプラズマＣＶＤ法により形成されるシリコン窒化膜と下地絶縁膜、特に、ＴＥＯＳガスを原料としてプラズマＣＶＤ法により形成されるシリコン酸化膜との界面の密着性を向上させ、後工程で界面が剥離することを防止することのできる半導体装置の製造方法を提供することにある。 - 特許庁

The forming method of a semiconductor structure is constituted of a stage that a silicon substrate 10 having the surface 12 is provided, a stage that an interface 14 consisting of a single silicon atomic layer, a single nitrogen atomic layer and a single metal atomic layer is formed on the surface of the substrate 10 and a stage that more than one layer of single crystal oxide layers 26 are formed on the interface.例文帳に追加

半導体構造の作成方法は、表面１２を有するシリコン基板１０を設ける段階；シリコン基板の表面上に、シリコン，窒素および金属の単独の原子層からなるインタフェース１４を形成する段階；および１層以上の単結晶酸化物２６をインタフェース上に形成する段階；によって構成される。 - 特許庁

To solve the following problems: a depletion layer is formed in an M-type contact layer by an n-type compound semiconductor contact layer of a field-effect transistor and interface charge existing in the interface with an insulating film provided on it, and in association with this a part serving passage of current is narrowed to lower a cutoff frequency Ft.例文帳に追加

電界効果トランジスタのｎ型化合物半導体コンタクト層と、その上に設けられた絶縁膜との界面に存在する界面電荷により、Ｍ型コンタクト層内に空乏層が形成され、それに伴い電流の通り道となる部分が狭窄し、遮断周波数Ｆｔが低下するという課題に対する解決手段を提供する。 - 特許庁

The avalanche photodiode has such a structure as at least one crystal layer (referred to interface layer) having a forbidden band width larger than that of a light absorbing layer is formed with a composition or a material different from that of the light absorbing layer on the connection interface of a compound semiconductor (referred to light absorbing layer) absorbing a signal light and an Si multiplication layer.例文帳に追加

信号光を吸収する化合物半導体（光吸収層と称する）とＳｉ増倍層との接続界面に，少なくとも一層の，光吸収層とは異なる組成もしくは材料で形成され光吸収層よりも大きな禁制帯幅をもつ結晶層（界面層と称する）が形成されている構造をもつ。 - 特許庁

The device is equipped with a memory means 131, such as a semiconductor, between an interface means 121 for inputting digital data by N times-speed in the real time and a means 150 for recording and accumulating the data in a magnetic tape medium 151; and a means 132 for reading by base speed while writing in the above memory means 131 by N times-speed via the above interface means 121.例文帳に追加

ディジタルデータを実時間のｎ倍速で入力するインターフェース手段１２１と、前記データを磁気テープメディア１５１に記録蓄積する手段１５０との間に、半導体などのメモリ手段１３１を備え、前記インターフェース手段１２１を介して前記メモリ手段１３１にｎ倍速で書き込みながら１倍速で読み出す手段１３２を備えた。 - 特許庁

To provide a semiconductor device having a low contact resistance and a desirable conductivity and a method that rarely produces the impurity layer in the interface between the first and second wiring layers, and can easily manufacture the above semiconductor device having a low contact resistance and a desirable conductivity with a high yield.例文帳に追加

本発明は、コンタクト抵抗が低く導電性に優れる半導体装置と、第一の配線層と第二の配線層との接合部に不純物層がほとんど生成されず、コンタクト抵抗が低く導電性に優れた半導体装置を容易に歩留まり良く製造できる半導体装置の製造方法を提供する。 - 特許庁

Included are a floating gate pattern formed in a cell region of a semiconductor substrate, a dummy floating gate pattern formed in an interface region at a periphery of the cell region and extended from the floating gate pattern, and a control gate pattern crossing the floating gate pattern in the cell region of the semiconductor substrate.例文帳に追加

半導体基板のセル領域に形成されたフローティングゲートパターンと、前記セル領域周辺の前記インターフェース領域に形成されて、前記フローティングゲートパターンから延長されたダミーフローティングゲートパターン及び前記半導体基板のセル領域で、前記フローティングゲートパターンと交差するコントロールゲートパターンを含めることを特徴とする。 - 特許庁

To provide an adhesive sheet and a production method therefor, which control peeling from generating on the interface of a peeling base material and a supporting layer in a step of peeling a laminated body from the peeling base material, and to provide a method for producing a semiconductor device using the adhesive sheet, and the semiconductor device.例文帳に追加

積層体を剥離基材から剥離する工程において、剥離基材と支持層との界面に剥がれが生じることが抑制される接着シート及びその製造方法、並びに、上記接着シートを用いた半導体装置の製造方法及び半導体装置を提供することを課題とする。 - 特許庁

By receiving the light emitted from the emission member 150 by the electrical conduction layer, a current flowing between the first electrode and the second electrode through the interface of a first nitride semiconductor layer 108 and a second nitride semiconductor layer 109 constituting the electrical conduction layer is brought into an on-state or an off-state.例文帳に追加

発光部１５０から放射された光を電気伝導層１０８が受光することにより、電気伝導層１０８を構成する第１の窒化物半導体層１０８と第２の窒化物半導体層１０９の界面を介して第１の電極と第２の電極との間を流れる電流が、オンまたはオフの状態をとる。 - 特許庁

To realize a method for flattening a semiconductor layer without increasing or complicating a manufacturing step and further decreasing crystallinity in order to realize TFT having superior characteristicst and a method for flattening a surface of the semiconductor layer to stabilize an interface on a gate insulated film.例文帳に追加

良好な特性を有するＴＦＴを実現するために、製造工程を増加、複雑化させることなく、さらに、結晶性を低下させることなく半導体層を平坦化する方法、また、半導体層表面を平坦化させゲート絶縁膜との界面を安定させる方法を実現することを目的としている。 - 特許庁

To provide a method of forming an isolation film of a semiconductor device wherein threshold voltage characteristics of cells can be improved by prohibiting the moat phenomenon that can be generated at the interface between an inactive region and an active region, and wherein the reliability of the resulting semiconductor devices can be improved through secured characteristics of a stabilized transistor by improving threshold voltage characteristics of cells.例文帳に追加

非活性領域と活性領域間の界面に発生するおそれのあるモウト現象を改善してセルのしきい値電圧特性を向上させ、これにより安定したトランジスタの特性を確保して半導体素子の信頼性を増大させる半導体素子の素子分離膜形成方法を提供する。 - 特許庁

The seed layer may be made to be thinner than a critical thickness for relaxation of distortion in the semiconductor structure so that distortion in the semiconductor structure is relieved by dislocations formed in the seed layer, or by gliding between the seed layer and the bonding layer, i.e. an interface between the two layers.例文帳に追加

シード層は、前記シード層に形成される転位によって、または前記シード層と前記接合層の間、即ちこれら二つの層間の界面での滑りによって半導体構造における歪みが解除されるように、前記半導体構造における歪みの緩和のための臨界圧力よりも薄くすることができる。 - 特許庁

Thus, the cost of adapter die exchange required every time the semiconductor package type changes by removing the adapter used inside the socket or by modifying into a free-size adapter type, or the exchange time of the socket of an interface board is saved and efficiency of a semiconductor package inspection process is improved.例文帳に追加

これにより、ソケット内部で使用するアダプタを除去したり、あるいはフリーサイズアダプタ型に改造したりして、半導体パッケージ形態が変化する度に必ず行わねばならなかったアダプタ金型交替コスト、インターフェースボードのソケット交替時間などを節約して半導体パッケージ検査工程の効率を向上させる。 - 特許庁

Crystallinity on the interface of a gate insulating film and a microcrystalline semiconductor film is enhanced by forming the gate insulating film on a gate electrode, forming crystalline nuclei on the gate insulating film by using silane fluoride and silane, and forming the microcrystalline semiconductor film by crystal growth using the crystalline nuclei as seeds.例文帳に追加

ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上にフッ化シラン及びシランを用いて結晶核を形成し、前記結晶核を種として結晶成長させて微結晶半導体膜を形成して、ゲート絶縁膜及び微結晶半導体膜の界面における結晶性を高める。 - 特許庁

In the semiconductor device having a semiconductor junction made of the silicon-based thin film, at least one of the silicon-based thin films contains a microcrystal, and the microcrystal at least at one interface region of the silicon-based thin film containing the microcrystal is not orientated.例文帳に追加

本発明の半導体素子は、シリコン系薄膜からなる半導体接合を有する半導体素子において、前記シリコン系薄膜の少なくともひとつが微結晶を含んでおり、前記微結晶を含んだシリコン系薄膜の少なくとも一方の界面領域の微結晶が、無配向性であることを特徴とする。 - 特許庁

Bond strength is increased when the ratio of "the total length of a plurality of parts where the interconnector 140 is in contact with the P type semiconductor film 150 on the borderline" to "the length of a line (borderline) corresponding to the interface of the interconnector 140 and the P type semiconductor film 150 in the section including them" is 21-75%.例文帳に追加

「インターコネクタ１４０とＰ型半導体膜１５０とを含む断面における両者の界面に対応する線（境界線）の長さ」に対する「境界線上において両者が接触している複数の部分の長さの合計」の割合（接合率）が２１〜７５％であると、接合強度が大きくなる。 - 特許庁

To secure improved reliability by securing low resistance in a p-type semiconductor layer that becomes a channel, suppressing a collapse phenomenon, and stabilizing operation at high temperature, by controlling the amount of dopant impurities in the p-type semiconductor layer for composing a field effect transistor, and the interface level density between a p-type layer and a gate insulating film.例文帳に追加

電界効果トランジスタを構成するｐ型半導体層内のドーパント不純物量やｐ型層とゲート絶縁膜間の界面準位密度を制御することにより、チャネルとなるｐ型半導体層の低抵抗を確保しつつ、コラプス現象を抑制し、更に高温での動作を安定化し、良好な信頼性を確保する。 - 特許庁

This metal wiring 14 is provided at its end above the pn junction portion so as to coat the pn junction portion (an interface between the p^--type well layer 12c and the n^+-type semiconductor region 12d) exposed to the light incident surface of the semiconductor substrate 12 (p^--type well layer 12c), and exhibits a lattice shape.例文帳に追加

この金属配線１４は、その端部が半導体基板１２（Ｐ−型ウエル層１２ｃ）の光入射面に露出するｐｎ接合部分（Ｐ−型ウエル層１２ｃとＮ＋型半導体領域１２ｄとの界面）を覆うように当該ｐｎ接合部分の上方に設けられており、格子形状を呈している。 - 特許庁

To provide an adhesive sheet without intrusion of a sealing material into the interface of the adhesive sheet and a material to be adhered even when sealing a semiconductor element under high pressure, capable of eliminating a space without filling in pressure bonding and excellent in heat resistance and moisture resistance, and to provide the semiconductor element using the same.例文帳に追加

高圧で半導体素子の封止を行った場合でも封止材が接着シートと被着体の界面に侵入せず、かつ圧着時に充填できなかった空隙を消失させることが可能で耐熱性・耐湿性に優れた接着シート及びこれを用いた半導体素子を提供する。 - 特許庁

In a memory system 100 with an information processing apparatus 1 and a semiconductor memory device 2, the semiconductor memory device 2 is provided with an interface part 61 which transmits data read out from a memory core 7 to the information processing apparatus 1, in compliance with a plurality of communication protocols which have mutually different signal transmission and reception methods.例文帳に追加

情報処理装置１と半導体メモリ装置２とを備えるメモリシステム１００において、半導体メモリ装置２は、信号の送受信方法が互いに相違する複数の通信プロトコルに準拠して、メモリコア７から読み出されたデータを情報処理装置１に対して送信するインターフェース部６１を備えている。 - 特許庁

To provide a method for producing a compound semiconductor single crystal, which can prevent polycrystallization by optimizing the shape of the solid-liquid interface of the growing crystal in the production of a large-diameter compound semiconductor single crystal of a crystal diameter φ of 200 mm or more by an LEC method (Liquid Encapsulated Czochralski method).例文帳に追加

ＬＥＣ法（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ法）により結晶径φ２００ｍｍ以上の大口径の化合物半導体単結晶を製造するに際し、成長する結晶の固液界面を最適な形状として、多結晶化を防止し得る化合物半導体単結晶の製造方法を提供する。 - 特許庁

To provide an electrode board for a dye-sensitized solar cell, capable of easily improving photoelectric conversion efficiency of the dye-sensitized solar cell, through the restraint of short circuiting at an interface between a porous semiconductor electrode and electrolyte, as well as enhancement of light utilization efficiency at the porous semiconductor electrode.例文帳に追加

多孔質半導体電極と電解質との界面での短絡を抑制すると共に色素（増感色素）及び多孔質半導体電極での光利用効率を高めて、色素増感型太陽電池の光電変換効率を向上させることが容易な色素増感型太陽電池用電極基板を提供する。 - 特許庁

To increase the effective dielectric constant of a gate insulating film by manufacturing a layer where the density of mixed elements is increased at the interface of a semiconductor substrate and a gate insulating film, and to reduce physical film thickness necessary at the gate insulating film.例文帳に追加

半導体基板とゲート絶縁膜の界面部分に、混入元素の濃度を高めた層を作製することでゲート絶縁膜の実効誘電率を高め、ゲート絶縁膜として必要な物理膜厚を低減することを目的とする。 - 特許庁

To provide an input interface circuit for a semiconductor integrated circuit device that can have a high breakdown voltage with a circuit configuration produced by a conventional forming process without the need for any special forming process to obtain the breakdown voltage.例文帳に追加

高耐圧とするために特別な形成工程を要すること無く、通常の形成工程よりなる回路構成によって高耐圧とすることができる半導体集積回路装置の入力インターフェイス回路を提供する。 - 特許庁

To provide a high-quality active layer and the interface of the active layer by making highly controllable crystal growth possible, by suppressing liberation of In as much as possible in the manufacturing process of a compound semiconductor light emitting element.例文帳に追加

化合物半導体発光素子の製造工程においてＩｎの遊離を極力抑え、制御性に優れた結晶成長を可能とし、良質の活性層および活性層の界面を提供することを目的とする。 - 特許庁

To provide a good quality active layer and the interface of the active layer by suppressing liberation of In as much as possible in the fabrication process of a compound semiconductor light emitting element, thereby ensuring epitaxial growth excellent in controllability.例文帳に追加

化合物半導体発光素子の製造工程においてＩｎの遊離を極力抑え、制御性に優れた結晶成長を可能とし、良質の活性層および活性層の界面を提供することを目的とする。 - 特許庁

A one-transistor semiconductor memory can be obtained wherein the ferroelectric film like a PZT film is crystallized on an SiO2 insulating film like a gate oxide film or silicon by using the flash lamp, in the state that interface reaction is restrained.例文帳に追加

またフラッシュランプを用いてゲート酸化膜などのＳｉＯ_2 絶縁膜あるいはシリコン上に界面反応を抑制した状態でＰＺＴ膜などの強誘電体膜を結晶化した１トランジスタタイプの半導体メモリが得られる。 - 特許庁

To provide a nonvolatile semiconductor storage device having a high speed interface capable of suppressing an increase of the number of wire bondings when the number of chips to be laminated is increased and further capable of suppressing an increase of chip areas caused by the formation of inductor elements.例文帳に追加

積層されるチップ数が増加した際にワイヤボンディング数の増加を抑制でき、さらにインダクタ素子の形成によるチップ面積の増大を抑制できる高速なインタフェースを有する不揮発性半導体記憶装置を提供する。 - 特許庁

To achieve a semiconductor device reducing a junction leakage current caused by a defective caused on an interface between a silicon mixed crystal layer and a substrate in an MIS transistor equipped with the silicon mixed layer for introducing distortion into a channel.例文帳に追加

チャネルに歪みを導入するためのシリコン混晶層を備えたＭＩＳトランジスタにおいて、シリコン混晶層と基板との界面に発生する欠陥に起因する接合リーク電流を低減した半導体装置を実現できるようにする。 - 特許庁

To provide a tacky adhesive composition hardly causing separation of adhesive interface and package crack even when being exposed to a severe reflow condition, and achieving high package reliability in the package having a thin semiconductor chip mounted thereon.例文帳に追加

薄い半導体チップを実装したパッケージにおいて、厳しいリフロー条件に曝された場合であっても、接着界面の剥離やパッケージクラックの発生がない、高いパッケージ信頼性を達成できる粘接着剤組成物を提供する。 - 特許庁

To prevent the peeling generated in the interface between a relaxation resin and a sealing resin, in a resin-sealed semiconductor device wherein its electronic element having a surface coated with the relaxation resin is so supported on its substrate as to mold the whole thereof by the sealing resin.例文帳に追加

表面に緩和樹脂が塗布された電子素子が基板に支持され、その全体が封止樹脂にてモールドされた樹脂封止型半導体装置において、緩和樹脂と封止樹脂との界面における剥離を防止すること。 - 特許庁

To provide a semiconductor device in which an interface void, package warpage, deformation of an electrode shape in polishing the backside etc. hardly occur when a resin sealed package is formed on a lead frame 1 made of whole copper alloy, and to provide a method of manufacturing the same.例文帳に追加

全面銅合金のリードフレーム１上に樹脂封止パッケージを成形する際に、界面ボイド、パッケージ反り、裏面研削時の電極形状変形等がほとんど生じない、半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor apparatus and a method for manufacturing the same to generate almost no interface void, package warpage, electrode shape deformation in grinding a rear surface, or the like, when forming a resin-sealed package on a corner to corner copper alloy lead frame 1.例文帳に追加

全面銅合金のリードフレーム１上に樹脂封止パッケージを成形する際に、界面ボイド、パッケージ反り、裏面研削時の電極形状変形等がほとんど生じない、半導体装置及びその製造方法を提供する。 - 特許庁

An interface layer which has both functions of an adhesive layer and a high resistance layer (thermal resistance layer) and comprises extremely thin insulator or a semiconductor is inserted between a chalcogenide material layer and an interlayer insulating film, and between the chalcogenide material layer and a plug.例文帳に追加

接着層と高抵抗層（熱抵抗層）の機能を兼ね備えた、極薄の絶縁体または半導体からなる界面層をカルコゲナイド材料層／層間絶縁膜間、及びカルコゲナイド材料層／プラグ間に挿入する。 - 特許庁

To provide a method of manufacturing a photovoltaic device capable of effectively repairing a defect inside a crystalline silicon substrate and at an interface between the crystalline silicon substrate and a silicon semiconductor layer, with no damage on the crystalline silicon substrate.例文帳に追加

結晶シリコン基板内部および結晶シリコン基板とシリコン半導体層との界面における欠陥を、結晶シリコン基板にダメージを与えることなく、有効に修復することができる光起電力装置の製造方法を得ること。 - 特許庁

To provide a method of manufacturing a semiconductor device by which a junction leak current is suppressed to a minimum by relaxing through dislocation 6 even when the dislocation occurs from the interface of an SiGe layer 2 and a silicon wafer 1.例文帳に追加

ＳｉＧｅ層２とシリコン基板１との界面から貫通転位６が発生したとしても、それを緩和させて、接合リーク電流を最小限に止めることができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a method for keeping each coating interface, constituting a TFT in a clean state which will not be contaminated with contaminating impurities during fabrication process and for adding impurities to a crystalline semiconductor film without causing destruction of crystal.例文帳に追加

製造工程中ＴＦＴを構成する各被膜界面を汚染不純物に汚染されることなく清浄な状態に保ち、また、結晶質半導体膜に結晶破壊を起さずに不純物を添加する方法を提供する。 - 特許庁